[論文レビュー] Stochastic P-bits for Probabilistic Spin Logic

Kerem Y. Çamsarı, Rafatul Faria+2 more|arXiv (Cornell University)|Oct 3, 2016

Quantum Computing Algorithms and Architecture被引用数 3

ひとこと要約

この論文では、確率的スピン論理を実現するための、頑健で相関のあるネットワークを形成する確率的3端子ユニットであるstochastic p-bitsを導入している。主な貢献は、部分的に方向性を持つ接続を持つ双方向p-bitsを組み合わせたハイブリッド回路設計であり、32ビット加算や可逆性といった操作で高い正確性を達成している。可逆性とは、出力を逆算してすべての妥当な入力を特定できる性質であり、4ビット乗算器が因数分解器として機能する例によって実証されている。

ABSTRACT

Conventional logic and memory devices are built out of deterministic units such as transistors, or magnets with energy barriers in excess of 40-60 kT. We show that stochastic units, p-bits, can be interconnected to create robust correlations that implement Boolean functions with impressive accuracy, comparable to standard circuits. Also they are invertible, a unique property that is absent in digital circuits. When operated in the direct mode, the input is clamped, and the network provides the correct output. In the inverted mode, the output is clamped, and the network fluctuates among possible inputs consistent with that output. We present an implementation of an invertible gate to bring out the key role of a three-terminal building block to enable the construction of correlated p-bit networks. The results for this implementation agree well with those from a universal model, showing that p-bits need not be magnet-based: any three-terminal tunable random bit generator should be suitable. We present an algorithm for designing a Boltzmann machine (BM) with symmetric connections that implements a given truth table. We then show how BM Full Adders can be interconnected in a partially directed manner to implement large operations such as 32-bit addition. Hundreds of p-bits get precisely correlated such that the correct answer out of 2^33 possibilities can be extracted by looking at the mode of a number of time samples. With perfect directivity a small number of samples is enough, while for less directed connections more samples are needed, but even in the former case invertibility is largely preserved. This combination of accuracy and invertibility is enabled by the hybrid design that uses bidirectional units to construct circuits with partially directed connections. We establish this result with examples including a 4-bit multiplier which in inverted mode functions as a factorizer.

研究の動機と目的

• 決定論的トランジスタや磁石ではなく、確率的p-bitsに基づく新しい論理および記憶デバイスのクラスを開発すること。
• 出力を逆算してすべての可能な入力を特定できる可逆性を実現することで、従来のデジタル回路の限界を克服すること。
• p-bitsネットワークが32ビット加算や4ビット乗算といった複雑な演算を高い正確性で実装できることを示すこと。
• p-bitsは磁石に基づく必要はなく、任意の3端子チューナブルなランダムビットジェネレータとして実装できることを示すこと。
• 任意の真理値表を実装する対称的接続を持つボルツマン機械の設計アルゴリズムを確立すること。

提案手法

• 任意のブール関数を実装できるように、対称的接続を持つボルツマン機械に基づくp-bitsネットワークの普遍的モデルを設計すること。
• 3端子の構築ブロックを用いて可逆ゲートを実装し、p-bitsネットワークにおける双方向情報伝達と相関を可能にすること。
• 双方向p-bitsユニットを組み合わせて部分的に方向性を持つネットワークを構築することで、可逆性を維持しつつ大規模計算を可能にすること。
• 32ビット加算において、2^33通りの可能性から最も確率の高い出力を時間サンプリングによって抽出すること。
• 与えられた真理値表を、p-bitsユニットを用いた対称的接続を持つボルツマン機械にマッピングするための設計アルゴリズムを適用すること。
• 部分的に方向性を持つトポロジーにフルアダーを接続して大規模な算術演算を実行することで、スケーラビリティを実証すること。

実験結果

リサーチクエスチョン

• RQ1 確率的p-bitsを用いて、特定のタスクにおいて決定論的対比を上回る正確性と頑健性を持つ論理回路を構築できるか？
• RQ2 接続が完全に双方向ではなく部分的に方向性を持つ場合でも、p-bitsネットワークで可逆性をどのように維持できるか？
• RQ3 3端子チューナブルなランダムビットジェネレータが、p-bitsネットワークにおける相関と可逆性をどのように可能にするか？
• RQ4 p-bitsネットワークが、32ビット加算や4ビット乗算といった複雑な演算をどの程度スケーリングして実装できるか？
• RQ5 p-bitsは磁性材料に依存せず、代替的な物理的実装で実現可能か？

主な発見

• p-bitsネットワークは32ビット加算において高い正確性を達成しており、時間サンプリングによって2^33通りの状態から正しい結果を正しく抽出している。
• 部分的に方向性を持つ接続であっても可逆性が維持されている：出力を固定すると、その出力と整合するすべての入力をネットワークが探索でき、因数分解のような関数が可能になる。
• 4ビット乗算器を逆方向モードで動作させると、与えられた出力を持つすべての入力ペアを正しく特定する因数分解器として機能した。
• 物理的実装の結果は、普遍的モデルからの予測とよく一致しており、設計アプローチの妥当性が裏付けられた。
• 3端子p-bitsユニットは、双方向相関と可逆性を可能にするために不可欠であり、アーキテクチャの主要なエンablerである。
• この手法は一般性を持つ：p-bitsとして機能するには、磁性系に限らず、任意の3端子チューナブルなランダムビットジェネレータが使用可能である。