[論文レビュー] TDC Chip and Readout Driver Developments for COMPASS and LHC-Experiments

Gregory Braun, Horst Fischer+8 more|ArXiv.org|Oct 30, 1998

Particle Detector Development and Performance被引用数 4

ひとこと要約

この論文では、CERNのCOMPASS実験向けに、0.6 µm CMOSシールド・オブ・ゲーツ技術を用いた75 ps分解能TDCチップの開発を報告している。このチップは、低消費電力かつ高レート対応の高精度時間測定を可能にする。また、光学S-LINKインターフェース、ローカルな事前イベント構築、トリガーモニタリング、システム初期化をサポートするFPGAベースの読み出しドライバおよびバッファモジュールも導入されており、COMPASSおよび将来のLHC実験における前段システムとの重要なインターフェースおよび同期ハブとして機能する。

ABSTRACT

A new TDC-chip is under development for the COMPASS experiment at CERN. The ASIC, which exploits the 0.6 micrometer CMOS sea-of-gate technology, will allow high resolution time measurements with digitization of 75 ps, and an unprecedented degree of flexibility accompanied by high rate capability and low power consumption. Preliminary specifications of this new TDC chip are presented. Furthermore a FPGA based readout-driver and buffer-module as an interface between the front-end of the COMPASS detector systems and an optical S-LINK is in development. The same module serves also as remote fan-out for the COMPASS trigger distribution and time synchronization system. This readout-driver monitors the trigger and data flow to and from front-ends. In addition, a specific data buffer structure and sophisticated data flow control is used to pursue local pre-event building. At start-up the module controls all necessary front-end initializations.

研究の動機と目的

• 高エネルギー物理学実験における正確な時間測定を実現するため、75 ps分解能を持つ高時間分解能TDCチップの設計。
• LHCのような高光度環境で使用可能な、高レート対応かつ低消費電力のTDCチップの実現。
• 前段検出器と光学S-LINKシステムを接続するFPGAベースの読み出しドライバおよびバッファモジュールの開発。
• COMPASS検出器システムにおけるトリガーやデータフローのローカルな事前イベント構築およびリアルタイムモニタリングの実現。
• COMPASSトリガーディストリビューションネットワーク全体におけるリモートファンアウトおよび時刻同期の支援。

提案手法

• TDC ASICの高集積化と低消費電力化を実現するため、0.6 µm CMOSシールド・オブ・ゲーツ技術の活用。
• 微調整されたタイムスタンピング回路を備えたTDCアーキテクチャの実装により、75 psの時間分解能を達成。
• 事前イベント構築のための専用データバッファおよびフロー制御論理を備えたFPGAベースの読み出しドライバモジュールの設計。
• 前段システムと読み出しエレクトロニクス間の高帯域幅・低ジッタなデータ伝送を実現するため、光学S-LINK通信の統合。
• 信頼性の高い起動と運用を確保するため、FPGAモジュール内にトリガーモニタリングおよびシステム初期化ルーチンを組み込み。
• 非同期データストリームの管理とリアルタイムイベント再構築を支援する高度なデータバッファ構造の採用。

実験結果

リサーチクエスチョン

• RQ1 高レート検出器環境において、低消費電力かつ高レート対応を維持しながら、75 ps分解能を達成するTDCチップの実現方法は何か？
• RQ2 高精度読み出しシステムにおいて、効率的なデータバッファリング、事前イベント構築、トリガーモニタリングを実現するFPGAアーキテクチャはどのようなものか？
• RQ3 1つの読み出しドライバモジュールが、光学S-LINKインターフェースとトリガーや時刻同期のリモートファンアウトの両方をどのようにサポートできるか？
• RQ4 検出器の起動時に、前段システムの信頼性の高い初期化とシステム制御を確保するための設計戦略は何か？
• RQ5 このアーキテクチャを用いた読み出しシステムは、将来のLHC実験において、どの程度の柔軟性とスケーラビリティを達成できるか？

主な発見

• TDCチップは0.6 µm CMOSシールド・オブ・ゲーツ技術を用いて75 psの時間分解能を達成し、粒子追跡に不可欠な正確な時間測定を可能にした。
• FPGAベースの読み出しドライバモジュールは、光学S-LINK通信を正常にサポートし、メインデータ取得システムへの高帯域幅データ転送を実現した。
• 専用のデータバッファ構造により、ローカルな事前イベント構築が実現され、イベント再構築の効率が向上し、データ損失が低減された。
• モジュールはトリガーシグナルのリモートファンアウトおよび時刻同期を可能にし、分散型検出器部品間の正確な調整を確保した。
• システムの起動時に、読み出しドライバが全初期化および設定を制御しており、システムの信頼性が向上し、人的介入が最小限に抑えられた。
• TDCと読み出しドライバの統合システムは、高い柔軟性、低消費電力、高レート対応を示し、COMPASSおよび将来のLHC実験に適した性能を示した。