[論文レビュー] Technical Design Report of the Inner Tracker for the KLOE-2 experiment

KLOE- Collaboration, F. Archilli+81 more|arXiv (Cornell University)|Feb 12, 2010

Particle physics theoretical and experimental studies被引用数 8

ひとこと要約

本論文は、DAΦNE $\phi$-ファクトリーにおけるKLOE-2実験のためのインナートラッカー（IT）の技術的設計を提示している。三重GEM（ガスエレクトロンマルチプライヤー）検出器を用い、カスタムフロントエンド回路および高電圧統合を実装しており、$K_S$崩壊における高い空間分解能と正確なバーテックス再構築を実現する。これにより、より高い光度と検出器性能を活かして$CPT$対称性およびレアな中性 kaon 崩壊の精密なテストが可能となる。

ABSTRACT

The technical design report of the Inner Tracker for the KLOE-2 experiment is presented

研究の動機と目的

• KLOE-2実験のための高性能なインナートラッキングシステムを設計し、$K_S$崩壊および希少な$K_L$崩壊の再構築を向上させること。
• 相互作用点付近の$K_S \to \pi^+\pi^-$崩壊において、サブミリメートル級のバーテックス分解能を達成し、$CPT$対称性および量子力学的検証に不可欠な条件を満たすこと。
• 向上したトラッキング性能およびバーテックス分解能により、$\eta$崩壊における4粒子の電荷を帯びた粒子生成およびマルチレプトン事象の精密測定を可能とすること。
• 0.52 Tの磁場中で動作可能な三重GEMベースの検出器を、カスタムフロントエンド回路および高電圧システムを統合して開発・統合すること。
• 約20 fb$^{-1}$の統合光度で動作するにあたり、機械的安定性、高レート対応性、放射線耐性を確保すること。

提案手法

• インナートラッカーは、120°セグメント化された円筒形読み取り電極を備えた5層の三重GEM検出器から構成され、各層が18～27のフロントエンド回路チャンネルを持つ。
• 各GEM層は20個の独立した高電圧セクションで構成され、接続はカプトンフィルムおよび端子翼を通じて外部コネクタに接続される。
• フロントエンド回路はGASTONE ASICと16チャンネルプロトタイプを用いて実装されており、120ピン、0.5 mmピッチのコネクタを介して60×40 mm²のPCBに信号を読み取る。
• 機械的統合には、フロントエンド基板およびHVコネクタを固定するための環状フレームと剛性支持構造を用い、ガス流量チャネルは支持構造に統合されている。
• PCBのサイズとコネクタ配置の最適化を図るため、3次元メカニカルモデルが用いられ、対称的な読み取りと機械的剛性を確保する。
• HVおよびFEEの統合は、モックアップ組立および120°Cでの熱サイクリングを実施することで検証され、 soldring および機械的信頼性が確認された。

実験結果

リサーチクエスチョン

• RQ1 KLOE-2実験における相互作用点付近の$K_S$崩壊に適した、高レートかつ高分解能のトラッキングシステムをどのように設計できるか？
• RQ2 0.52 Tの磁場中でサブミリメートル級のバーテックス分解能を達成するため、三重GEM検出器およびフロントエンド回路の最適な構成は何か？
• RQ3 円筒形で放射線耐性を持つ検出器構造において、機械的統合および高電圧接続を信頼性高く実現する方法は何か？
• RQ4 高光度$e^+e^-$環境下における5層GEMベースのトラッカーの主な設計制約および性能限界は何か？
• RQ5 全検出器システムをどのように組立・試験すれば、長期的な安定性と運用信頼性を確保できるか？

主な発見

• インナートラッカーは$K_S \to \pi^+\pi^-$崩壊において約6 mmのバーテックス分解能を達成し、$CPT$対称性および量子干渉研究の精密化を可能にした。
• 検出器設計は3950本の読み取りストリップおよび3950個の電子的チャンネルをサポートしており、各層に120°セグメント化を施し、対称的な読み取りを実現した。
• 120°Cでの熱サイクリングにより、フロントエンドおよびHVシステムのコネクタはんだ付けおよび機械的組立手順の信頼性が確認された。
• GASTONE ASICおよび16チャンネルプロトタイプは、ラボ試験で良好な結果を示し、フロントエンド回路設計の妥当性が検証された。
• 最終設計は2011年7月に完了し、7.5か月間のエンジニアリングデザインフェーズの後、15か月間にわたり建設および試験が計画された。
• 各GEMフィルムには20個の独立した高電圧セクションが統合され、接続はカプトンフィルムを介して支持フレームの外部コネクタに接続された。