[論文レビュー] Tejas Simulator : Validation against Hardware

Smruti R. Sarangi, Rajshekar Kalayappan+2 more|arXiv (Cornell University)|Jan 29, 2015

Parallel Computing and Optimization Techniques参考文献 3被引用数 5

ひとこと要約

この論文は、SPEC2006およびSPLASH-2ベンチマークを用いて、TejasアーキテクチャシミュレータをネイティブなIntel Sandy Bridgeハードウェアと照合することで検証しており、それぞれ11.45%および18.77%の平均絶対誤差率を達成した。このシミュレータは、MARSS、Sniper、FastMPといった他の同時代のツールよりも精度に優れており、低レベルのマイクロアーキテクチャ的詳細が不完全であるにもかかわらず、実ハードウェア動作の高精度なモデル化を示している。

ABSTRACT

In this report we show results that validate the Tejas architectural simulator against native hardware. We report mean error rates of 11.45% and 18.77% for the SPEC2006 and Splash2 benchmark suites respectively. These error rates are competitive and in most cases better than the numbers reported by other contemporary simulators.

研究の動機と目的

• 実ハードウェアに対するTejasアーキテクチャシミュレータの正確なパフォーマンスモデリングの検証を目的とする。
• シリアスおよび並列ベンチマークを含む多様なワークロードにおけるTejasのシミュレーション精度を定量化することを目的とする。
• 他の広く使われているシミュレータとの比較を通じて、Tejasの相対的精度を確立することを目的とする。
• 低レベルのマイクロアーキテクチャ的詳細が不完全であるにもかかわらず、アーキテクチャシミュレーションにおける誤差の原因を特定および分析することを目的とする。

提案手法

• Tejasシミュレータは、Intel Sandy Bridgeアーキテクチャを搭載したPowerEdge R620サーバーのハードウェア構成をできるだけ忠実に再現するように設定された。
• 各ベンチマークについて10回の実行で、Linuxの'perf'コマンドを用いてハードウェアサイクルカウントが測定された。
• 同じベンチマークを、同一の設定パrameterでTejas上でシミュレートし、シミュレートされたサイクルカウントと実際のサイクルカウントを比較した。
• 誤差は、シミュレートされた値と実サイクルカウントの絶対差を、すべてのベンチマークにわたって平均化することで算出した。
• パイipelイン幅、キャッシュ階層、ROBサイズ、メモリ遅延といったシミュレーションパラメータは、ターゲットハードウェアに基づいて正確にモデル化された。
• 本研究では、シリアス（SPEC2006）および並列（SPLASH-2）ワークロードを用いて、異なる実行パターンにおける精度を評価した。

実験結果

リサーチクエスチョン

• RQ1 Tejasシミュレータは、シリアスワークロードにおいて、実ハードウェアのサイクルカウントをどれほど正確に再現できるか？
• RQ2 並列ワークロードのシミュレーションにおける誤差の程度は何か？ 他のシミュレータと比較してどうなるか？
• RQ3 分かっていないマイクロアーキテクチャ的詳細（例：分岐予測器、整合性プロトコル）は、シミュレーション精度にどの程度の影響を与えるか？
• RQ4 MARSS、Sniper、FastMPといった広く使われている他のシミュレータと比較して、Tejasの精度はどの程度か？

主な発見

• SPEC2006ベンチマークスイートでは、Tejasは平均絶対誤差11.45%を達成し、17のベンチマークのうち10つが10%未満の誤差を示した。
• SPLASH-2スイートでは、平均絶対誤差が18.77%であったが、誤差が25%を超えたのはラジオシティ、ラジックス、ウォータースペーシャルの3つのベンチマークにとどまった。
• Tejasは、MARSS（SPEC2006で平均23.46%誤差）およびSniper（SPLASH-2で平均25%誤差）を上回り、優れた精度を示した。
• FastMPは平均誤差が低く（9.56%）なっていたが、個々のベンチマークでは最大40%の誤差を示したのに対し、Tejasは最大誤差が約27%に抑えられていた。
• 分岐予測器やキャッシュ整合性プロトコルといった低レベルのコンponentsの知識が不完全であるにもかかわらず、Tejasは競争力のある精度を達成した。
• これらの結果は、Tejasがアーキテクチャ研究のための信頼性が高く、高精度なシミュレーション環境を提供していることを確認している。