[論文レビュー] The First Switch Effect in Ferroelectric Field-Effect Transistors

Priyankka Gundlapudi Ravikumar, Prasanna Venkatesan+8 more|arXiv (Cornell University)|Jan 28, 2026

Ferroelectric and Negative Capacitance Devices被引用数 0

ひとこと要約

pristine FEFETs の最初の書き込みパルスはほとんどのトラップ形成と劣化を引き起こし、MOSFET とは異なるゲートスタック深部での双極サイクル誘発トラップを伴う、2 段階の耐性劣化を示す。

ABSTRACT

In this work, a ferroelectric field-effect transistor (FEFET) is systematically characterized and compared with an equivalent standard MOSFET with an equivalent oxide thickness. We show that these two devices, with a silicon channel, exhibit similar pristine state transfer characteristics but starkly different endurance characteristics. In contrast to the MOSFET, the FEFET shows a significant increase in sub-threshold swing in the first write pulse. Based on this, we reveal that this first write pulse (cycle 1) generates more than half of the total traps generated during the fatigue cycling in FEFETs. We call this the 'First Switch Effect'. Further, by polarizing a pristine FEFET step by step, we demonstrate a direct correlation between the switched polarization and interface trap density during the first switch. Through charge pumping measurements, we also observe that continued cycling generates traps more towards the bulk of the stack, away from the Si/SiO2 interface in FEFETs. We establish that: (1) the first switch effect leads to approximately 50% of the total trap density (Nit) near the Si/SiO2 interface until memory window closure; and (2) further bipolar cycling leads to trap generation both at and away from Si/SiO2 interface in FEFETs.

研究の動機と目的

• FEFET の耐久性を制限する劣化メカニズムを理解する必要性を動機づける。
• pristine FEFET を等価 MOSFET と比較してフェロ電気特有の効果を分離する。
• 最初のスイッチ劣化を特定・定量化し、それが界面トラップ密度とメモリ窓に与える影響を評価する。
• 最初のスイッチ時のスイッチされた分極と界面トラップ密度の相関を示す。
• 充電ポンピング measurements を用いてサイクルによるトラップ分布を特徴づけ、界面トラップ形成とバルクトラップ形成を区別する。

提案手法

• 8 nm Hf0.5Zr0.5O2 のフェロ電気層と 1 nm SiO2 界面層を有する n チャンネル FEFET を p 型 Si 上に作製し、対照としてアモルファス絶縁体 HZO を用いた MOSFET を用意。
• 一極性および双極性ストレス下で 1000 サイクルまでの C-V、I_d-V_g 転送、およびメモリウィンドウ測定で特性を評価。
• 双極 PGM/ERS 状態測定からメモリウィンドウ MW を定義し、サブ閾値スイング SS の進化を抽出。
• pristine FEFET の段階的分極を実施し、残留分極 (PUND) を SS およびトラップ密度と相関付けて評価。
• 周波数依存の充電ポンピングを用いて界面近傍とゲートスタック深部のトラップ生成を空間的にマッピング。
• cycling 周波数と共にトラップ密度の進化を比較し、チャネル近傍トラップ vs バルクトラップを区別。

実験結果

リサーチクエスチョン

• RQ1 pristine デバイスの最初の書き込み時に FEFET における劣化メカニズムは何か。
• RQ2 最初のスイッチイベントは界面トラップ密度とサブ閾値スイングに、後続の双極サイクルと比較してどのような影響を与えるか。
• RQ3 サイケイング中のゲートスタック内のトラップ生成は界面 vs バルクのどちらに分布するか（FEFET と MOSFET の比較）。
• RQ4 最初のスイッチ時にスイッチされた分極とトラップ形成の関係はどうか。
• RQ5 FEFET のメモリウィンドウは一極性 vs 双極性ストレスでどのように劣化するか。

主な発見

• 最初の書き込みパルスはサブ閾値スイングを 120 mV/dec から 280 mV/dec に大きく即時に増加させる。
• 双極サイクル下でのSS劣化の約半分は最初のスイッチ時に起こる。
• 一極性ストレス下では初回スイッチが総欠陥生成の約 90% を占め、それ以後のサイクルでの追加劣化は小さい。
• 充電ポンピングにより、FEFET ではサイクリックで生成されるトラップが Si/SiO2 界面近傍とゲートスタック深部の双方に現れるのに対し、MOSFET では主に界面近傍のトラップであることが示される。
• メモリウィンドウは約 5000 回の双極性サイクル後に閉じ、SS は MW 閉鎖まで約 450 mV/dec へ上昇し続ける。
• 最初のスイッチ時にスイッチされた分極量と界面層のトラップ密度の増加との間に直接的な相関がある。