[論文レビュー] The New Embedded System Design Methodology For Improving Design Process Performance

Maman Abdurohman, Kuspriyanto+2 more|arXiv (Cornell University)|May 6, 2010

Embedded Systems Design Techniques参考文献 2被引用数 5

ひとこと要約

本論文では、伝統的なレジスタトランザクションレベル（RTL）モデル化よりも設計プロセスのパフォーマンスを向上させるために、トランザクションレベルモデリング（TLM）を用いた新しい組み込みシステム設計手法を提案する。TLMにより高いレベルの抽象化を実現することで、設計時間の顕著な短縮が達成され、Avalonバスを用いた5段階システムでは最大1.69倍の改善が得られた。これは、精度を維持したままより高速で効率的なハードウェア設計が可能であることを示している。

ABSTRACT

Time-to-market pressure and productivity gap force vendors and researchers to improve embedded system design methodology. Current used design method, Register Transfer Level (RTL), is no longer be adequate to comply with embedded system design necessity. It needs a new methodology for facing the lack of RTL. In this paper, a new methodology of hardware embedded system modeling process is designed for improving design process performance using Transaction Level Modeling (TLM). TLM is a higher abstraction design concept model above RTL model. Parameters measured include design process time and accuracy of design. For implementing RTL model used Avalon and Wishbone buses, both are System on Chip bus. Performance improvement measured by comparing TLM and RTL model process. The experiment results show performance improvements for Avalon RTL using new design methodology are 1,03 for 3-tiers, 1,47 for 4-tiers and 1,69 for 5-tiers. Performance improvements for Wishbone RTL are 1,12 for 3-tiers, 1,17 for 4-tiers and 1,34 for 5-tiers. These results show the trend of design process improvement.

研究の動機と目的

• 組み込みシステム開発における市場投入までの圧力と生産性の格差を解消すること。
• 現代の組み込みシステム設計ニーズに応えられない、伝統的なレジスタトランザクションレベル（RTL）モデル化の限界を克服すること。
• より高いレベルの抽象化を通じて設計プロセスのパフォーマンスを向上させる新しい設計手法を開発すること。
• 標準SoCバスを用いたTLMベースの設計と従来のRTLベース設計とのパフォーマンス改善を比較評価すること。
• TLMが設計の正確性を維持したまま設計プロセスの効率を著しく向上させることの有効性を実証すること。

提案手法

• RTLの上位に位置するより高い抽象化レベルであるトランザクションレベルモデリング（TLM）に基づく新しい組み込みシステム設計手法を提案する。
• TLMベースの設計を、2つの標準システムオンチップ（SoC）バス、AvalonおよびWishboneを用いて実装する。
• TLMを用いて、コンポONENT間の通信およびデータ転送をトランザクションレベルでモデル化することで、低レベルの実装の複雑さを低減する。
• 3段階、4段階、5段階のシステムアーキテクチャにおいて、同一のシステム構成を用いてTLMモデルとRTLモデルの両方の設計プロセスのパフォーマンスを比較する。
• 設計時間の短縮を測定し、結果をRTLベースラインに対して正規化することでパフォーマンス改善を測定する。
• AvalonおよびWishboneバスの両方の実装に対して実験を実施し、異なるバス規格間で結果の一貫性を検証する。

実験結果

リサーチクエスチョン

• RQ1 TLMベースの設計は、従来のRTLモデル化と比較して、どの程度設計時間を短縮できるか？
• RQ2 TLMのパフォーマンス向上は、システムの複雑性の増加（例：3段階対5段階システム）に伴いどのように変化するか？
• RQ3 SoCバスの選択（Avalon対Wishbone）が、TLM手法によるパフォーマンス向上に影響を与えるか？
• RQ4 TLMは、設計の正確性を維持したまま、設計プロセスの効率を著しく向上させることができるか？
• RQ5 TLMベースの手法は、さまざまな組み込みシステムアーキテクチャにスケーラブルかつ効果的に適用可能か？

主な発見

• Avalonバスを用いた5段階システムでは、新しいTLMベースの手法がRTL比で1.69倍の設計プロセスパフォーマンス向上を達成した。
• Wishboneバスを用いた場合、5段階システムでは1.34倍のパフォーマンス向上が得られ、一貫したスケーラビリティが確認された。
• この手法は、システム複雑性の増加に伴い、特にAvalonベースの設計において、性能向上の傾向が明確に現れた。
• 設計時間の短縮は、特に複雑なシステムで顕著であり、4段階Avalonシステムでは1.47倍、4段階Wishboneシステムでは1.17倍の改善が得られた。
• 結果から、TLMベースのモデリングが設計時間の短縮を効果的に実現するとともに、設計の正確性を維持していることが確認された。これは、時間的制約の厳しい組み込みシステム開発に適していることを示している。
• この手法は、迅速なアーキテクチャ探索と検証を可能にすることで、組み込みシステムの市場投入までの期間短縮に強く期待できる。