[論文レビュー] The Sparse Readout RIGEL Application Specific Integrated Circuit for Pixel Silicon Drift Detectors in Soft X-Ray Imaging Space Applications

Massimo Gandola, M. Grassi+4 more|arXiv (Cornell University)|Apr 27, 2022

Particle Detector Development and Performance参考文献 23被引用数 7

ひとこと要約

本論文では、軟X線宇宙ミッションにおけるスパarsな読み出しを目的とした、低消費電力で128チャンネルのアプリケーション特化集積回路（ASIC）RIGELを提案する。ASICは0°Cで1.8 µsピーク時間、5.9 keVで167 eV FWHMの高エネルギー分解能を達成し、室温でも優れたノイズ性能とエネルギー線形性を示す。これは、コンactな宇宙X線源の研究にとって不可欠である。

ABSTRACT

An Application Specific Integrated Circuit (ASIC), called RIGEL, designed for the sparse readout of a Silicon Pixel Drift Detector (PixDD) for space applications is presented.The low leakage current (less than 1 pA at +20 {\deg}C) and anode capacitance (less than 40 fF) of each pixel (300 um x 300 um) of the detector, combined with a low-noise electronics readout, allow to reach a high spectroscopic resolution performance even at room temperature. The RIGEL ASIC front-end architecture is composed by a 2-D matrix of 128 readout pixel cells (RPCs), arranged to host, in a 300 um-sided square area, a central octagonal pad (for the PixDD anode bump-bonding), and the full-analog processing chain, providing a full-shaped and stretched signal. In the chip periphery, the back-end electronics features 16 integrated 10-bits Wilkinson ADCs, the configuration register and a trigger management circuit. The characterization of a single RPC has been carried out whose features are: eight selectable peaking times from 0.5 us to 5 us, an input charge range equivalent to 30 keV, and a power consumption of less than 550 uW per channel. The RPC has been tested also with a 4x4 prototype PixDD and 167 eV Full Width at Half Maximum (FWHM) at the 5.9 keV line of 55Fe at 0{\deg}C and 1.8 us of peaking time has been measured.

研究の動機と目的

• 宇宙用の軟X線イメージングに適した、低消費電力で高性能なスパース読み出し用ASICの開発。
• 冷却を要する既存の検出器の限界を克服し、長時間のデッドタイムと積み重ね効果への感受性を低減すること。
• フロントエンド回路のノイズとリーク電流を最小限に抑えることで、室温でもファンォー制限のエネルギー分解能を達成すること。
• 可変ピーク時間としきい値を備えた非同期な光子検出を実現し、時間分解能とエネルギー分解能を向上させること。
• システムの複雑さと寄生容量を低減するため、オンチップで完全なアナログ信号処理とデジタル変換を統合すること。

提案手法

• RIGEL ASICは0.35 µm CMOSプロセスで製造され、128個の読み出しピクセルセル（RPC）を2次元アレイに配置。各RPCは300 µm × 300 µmのフットプリントを占め、PixDDアノードへのバンプボンディング用の中央に八角形入力パッドを備える。
• 各RPCには、電荷増幅器（CSA）、極零補償、CR整形、およびスイッチャブルキャパシタンスにより8種類の選択可能なピーク時間（0.5–5.0 µs）を有する半ガウス型整形器が内蔵されている。
• ピークストレッチャー回路により、整形波形の持続時間を延長し、時間分解能とトリガ効率を向上させている。
• バックエンドには16個のウィルキンソンADC、設定レジスタ、トリガロジック、および他のRPCに影響を与えずに個々のRPCをテスト可能なプローブネットワークが含まれる。
• システムはグローバルな粗めのしきい値（500 eV–3 keV）とローカルの4ビットDACによる微調整（±30%）を備え、エネルギー選択的光子検出を可能としている。
• ASICは1チャンネルあたり550 µW未満の消費電力で動作し、入力電流5 pAのとき、等価ノイズ電荷は8 e− rmsを達成している。

実験結果

リサーチクエスチョン

• RQ1 低消費電力でオンチップアナログフロントエンドは、室温で軟X線検出においてファンォー制限のエネルギー分解能を達成できるか？
• RQ2 実際のPixDDシステムにおいて、RIGEL ASICの性能はピーク時間と温度にどのように依存するか？
• RQ3 PixDDにおける低リーク電流と低入力キャパシタンスの組み合わせが、冷却を要さずに高分解能分光を可能にする程度はどの程度か？
• RQ4 RIGEL ASICの完全なアナログ信号チェーンがPixDDと統合された際の達成可能なエネルギー分解能と線形性はどの程度か？
• RQ5 可変しきい値とピークストレッチングを備えたスパース読み出しアーキテクチャは、低フラックスX線源の効率的で高スループットな検出を可能にするか？

主な発見

• RIGEL ASICは、0°Cで1.8 µsピーク時間で動作させた際、55Feの5.9 keV線に対して167 eV Full Width at Half Maximum（FWHM）の分光的分解能を達成した。
• 室温（20°C）では、5.9 keVで測定されたエネルギー分解能は181 eV FWHMであり、等価ノイズ電荷は14.2 e− rmsに相当した。
• RPCの線形性誤差は、入力エネルギー範囲3 keV～30 keVにおいて≤±2.7%で測定された。
• ノイズしきい値は、実験的に約600 eV～3 keVの範囲に設定可能であり、グローバルな粗め設定とローカルの4ビットDACによる微調整が可能であった。
• システムは1チャンネルあたり550 µW未満の消費電力で動作し、入力電荷は30 keVに相当する範囲をカバーした。
• プローブネットワークにより、個々のRPCの信号整形、ストレッチ、ADC入力の強制が独立して可能となり、完全な機能性と隔離性が確認された。