[論文レビュー] TinyDefectNet: Highly Compact Deep Neural Network Architecture for High-Throughput Manufacturing Visual Quality Inspection

Mohammad Javad Shafiee, Mahmoud Famouri+3 more|arXiv (Cornell University)|Nov 28, 2021

Industrial Vision Systems and Defect Detection被引用数 4

ひとこと要約

TinyDefectNet は、機械駆動の生成的合成を用いて、わずか約427Kパラメータおよび約97M FLOPsで最先端の欠陥検出精度を達成する、高スループット製造向けの非常にコンパクトな深層畳み込みニューラルネットワークアーキテクチャである。TensorFlowネイティブ環境下ではResNet-50と比較して9倍高速な推論を実現し、AMD ZenDNNを用いることで9倍の高速化を達成する一方で、98%の精度を維持するとともに、説明可能性駆動の検証により信頼性を確保する。

ABSTRACT

A critical aspect in the manufacturing process is the visual quality inspection of manufactured components for defects and flaws. Human-only visual inspection can be very time-consuming and laborious, and is a significant bottleneck especially for high-throughput manufacturing scenarios. Given significant advances in the field of deep learning, automated visual quality inspection can lead to highly efficient and reliable detection of defects and flaws during the manufacturing process. However, deep learning-driven visual inspection methods often necessitate significant computational resources, thus limiting throughput and act as a bottleneck to widespread adoption for enabling smart factories. In this study, we investigated the utilization of a machine-driven design exploration approach to create TinyDefectNet, a highly compact deep convolutional network architecture tailored for high-throughput manufacturing visual quality inspection. TinyDefectNet comprises of just ~427K parameters and has a computational complexity of ~97M FLOPs, yet achieving a detection accuracy of a state-of-the-art architecture for the task of surface defect detection on the NEU defect benchmark dataset. As such, TinyDefectNet can achieve the same level of detection performance at 52$\ imes$ lower architectural complexity and 11x lower computational complexity. Furthermore, TinyDefectNet was deployed on an AMD EPYC 7R32, and achieved 7.6x faster throughput using the native Tensorflow environment and 9x faster throughput using AMD ZenDNN accelerator library. Finally, explainability-driven performance validation strategy was conducted to ensure correct decision-making behaviour was exhibited by TinyDefectNet to improve trust in its usage by operators and inspectors.

研究の動機と目的

• 計算リソースと遅延制約が厳しい高スループット製造環境に、効率的なディープラーニングモデルを導入する課題に対処すること。
• リアルタイム産業用途に不適切なほど大きくて遅い、ResNet-50のような市販モデルの限界を克服すること。
• 表面欠陥検出に特化した、極めてコンパクトで正確かつ効率的なディープラーニングアーキテクチャの開発。
• 説明可能性駆動のパフォーマンス検証により、モデルの信頼性とオペレーターの信頼を確保すること。
• 産業用コンピュータビジョン応用分野において、生成的合成を用いた機械駆動の設計探索の有効性を示すこと。

提案手法

• ジェネレータ・インクイザーのペアを用いた機械駆動の設計探索アプローチ、すなわち生成的合成を採用し、最適なマイクロおよびマクロアーキテクチャコンponentsを自動的に探索。
• アーキテクチャ設計を制約付き最適化問題として定式化し、性能と効率の指標に基づいて反復的に候補アーキテクチャを最適化。
• 表面欠陥検出のため、NEU表面欠陥ベンチマークデータセット上で最終アーキテクチャの訓練と評価を実施。
• AMD EPYC 7R32 CPU 上にTinyDefectNetをデプロイし、モデル再コンパイルを必要とせずに推論速度を向上させるZenDNNアクセラレータライブラリを活用。
• 意思決定プロセスの監査と、予測が関連する欠际特徴に基づいていることを保証するため、先行研究からの定量的説明可能性戦略を適用。
• メモリプールとスレッドアフィニティ設定を含む、最適化されたZenDNN環境変数を用いて推論パフォーマンスを最適化。

実験結果

リサーチクエスチョン

• RQ1 機械駆動の設計探索戦略は、市販モデルと比較して著しく小さく速く、かつ最先端の精度を達成するディープニューラルネットワークアーキテクチャを生成可能か？
• RQ2 実世界のデプロイ環境において、標準アーキテクチャ（例：ResNet-50）と比較して、提案されたTinyDefectNetアーキテクチャの推論速度とモデル複雑度はどのように異なるか？
• RQ3 モデル変換を必要とせずに、ZenDNNアクセラレータライブラリはAMD CPU上でのTinyDefectNetの推論スループットをどの程度向上できるか？
• RQ4 説明可能性駆動の検証戦略は、TinyDefectNetの意思決定が実際に欠陊関連の視覚的特徴に基づいていることを効果的に確認できるか？
• RQ5 生成的合成アプローチは、産業用ビジョントスクのタスクに特化したコンパクトで高性能なモデルを信頼性高く生成可能か？

主な発見

• TinyDefectNet は NEU 表面欠陊ベンチマークで 98% の検出精度を達成し、ResNet-50 と同等の性能を示すが、はるかにコンパクトである。
• モデルはわずか約427Kパラメータおよび約97M FLOPsであり、ResNet-50 と比較してアーキテクチャの複雑度が52倍、計算の複雑度が11倍低減されている。
• AMD EPYC 7R32 CPU 上では、TinyDefectNet は TensorFlow ネイティブ環境下で ResNet-50 より 7.6倍高速な推論を達成し、1枚あたりの推論時間を19 ms から 2.5 ms に短縮した。
• ZenDNN アクセラレータライブラリを活用したデプロイでは、TinyDefectNet は TensorFlow ネイティブ環境下で ResNet-50 より 9倍高速な推論を達成し、推論時間を約2 ms に短縮した。
• 説明可能性駆動の検証により、TinyDefectNet がスクラッチ欠陊を関連する欠陊パターンに注目して正しく同定していることが確認され、モデルの信頼性が向上した。
• 最適な ZenDNN 設定（例：mempool 機能有効化、スレッドアフィニティ）により、ネイティブ推論より 1.2倍の高速化が達成され、実行時チューニングの影響が明確に示された。