[論文レビュー] TopGen: Topology-Aware Bottom-Up Generator for Variational Quantum Circuits

Jinglei Cheng, Hanrui Wang+4 more|arXiv (Cornell University)|Oct 15, 2022

Quantum Computing Algorithms and Architecture被引用数 7

ひとこと要約

TopGenは、特定の量子ハードウェアレイアウトに適応したトポロジー認識型で、下位から上位への生成手法を提案する。この手法は、まず表現力が高くハードウェアに適合するサブ回路を生成し、それらをステッチングと動的成長によって組み合わせることで、回路の深さを最大2倍短縮し、CNOTゲートを最大4倍削減する。実デバイス上では、トポロジーを考慮しないベースラインと比較して17%高い精度を達成する。

ABSTRACT

Variational Quantum Algorithms (VQA) are promising to demonstrate quantum advantages on near-term devices. Designing ansatz, a variational circuit with parameterized gates, is of paramount importance for VQA as it lays the foundation for parameter optimizations. Due to the large noise on Noisy-Intermediate Scale Quantum (NISQ) machines, considering circuit size and real device noise in the ansatz design process is necessary. Unfortunately, recent works on ansatz design either consider no noise impact or only treat the real device as a black box with no specific noise information. In this work, we propose to open the black box by designing specific ansatz tailored for the qubit topology on target machines. Specifically, we propose a bottom-up approach to generate topology-specific ansatz. Firstly, we generate topology-compatible sub-circuits with desirable properties such as high expressibility and entangling capability. Then, the sub-circuits are combined together to form an initial ansatz. We further propose circuits stitching to solve the sparse connectivity issue between sub-circuits, and dynamic circuit growing to improve the accuracy. The ansatz constructed with this method is highly flexible and thus we can explore a much larger design space than previous state-of-the-art method in which all ansatz candidates are strict subsets of a pre-defined large ansatz. We use a popular VQA algorithm - Quantum Neural Networks (QNN) for Machine Learning (ML) task as the benchmarks. Experiments on 14 ML tasks show that under the same performance, the TopGen-searched ansatz can reduce the circuit depth and the number of CNOT gates by up to 2 * and 4 * respectively. Experiments on three real quantum machines demonstrate on average 17% accuracy improvements over baselines.

研究の動機と目的

• NISQデバイス向けに、表現力と実際のハードウェアトポロジーおよびノイズに適合したアンザッツを設計するという重要な課題に取り組む。
• 既存のアンザッツ生成手法が実デバイスをブラックボックスとして扱い、特定の接続性やノイズ情報を利用しないという制限を克服する。
• 事前に評価済みのサブ回路に基づく下位から上位へのアプローチにより、はるかに広大なアンザッツ設計空間の効率的探索を可能にする。
• 深さとCNOTゲート数を最小限に抑えつつ高い表現力とエンタングルメント能力を維持することで、量子回路の効率性と性能を向上させる。
• トポロジー認識型アンザッツ設計により、実量子ハードウェア上で顕著な精度と回路効率の向上を実証する。

提案手法

• 高い表現力とエンタングルメント能力を持つ、トポロジーに適合したサブ回路のライブラリを最初に生成する下位から上位へのフレームワーク。
• サブ回路が結合して初期アンザッツを形成され、接続性が疎である場合にステッチングが適用される。
• トレーニング中に動的回路成長が適用され、再トレーニングから再開することなく、段階的にアンザッツの精度が向上する。
• 固定されたスーパーサーキットに依存しないため、最先端のNASベースの手法よりも広い設計空間の探索が可能である。
• サブ回路の評価は一度だけオフラインで実施され、アンザッツ探索中のランタイムオーバーヘッドを最小限に抑える。
• サブ回路の評価はサブ回路のサイズにのみ依存するため、大規模なデバイスに対してもスケーラブルである。

実験結果

リサーチクエスチョン

• RQ1 下位から上位へのトポロジー認識型アプローチは、既存の手法よりも効率的で正確な変分量子回路を生成できるか？
• RQ2 ハードウェアの接続性とノイズを明示的に考慮することで、実量子デバイス上のアンザッツ性能にどのような影響を与えるか？
• RQ3 サブ回路の合成と動的成長によって、回路の深さとCNOT数をどれほど削減できるか、同時に高い精度を維持できるか？
• RQ4 トポロジー認識型アンザッツ設計は、実NISQハードウェア上で分類精度に測定可能な向上をもたらすか？
• RQ5 提案手法は、接続性が疎な大規模な量子デバイスに対してもスケーラブルか？

主な発見

• 14の機械学習タスクにおいて、TopGenが生成したアンザッツは、最大2倍の回路深さ削減と最大4倍のCNOTゲート数削減を達成しながら、同等の性能を示した。
• 3台の実量子デバイスにおいて、同じアンザッツを用いて、トポロジーを考慮しないベースラインと比較して平均17%の精度向上を示した。
• トポロジー認識型と非認識型の設計の間の性能差は、高ノイズデバイスで顕著であり、後者は不要なSWAPゲートのため、精度が急激に低下していた。
• ランタイムオーバーヘッドは無視できるほど小さく、サブ回路の評価は一度だけオフラインで実施され、アンザッツ構築段階での探索は高速である。
• サブ回路の評価はサブ回路のサイズにのみ依存するため、本手法は非常にスケーラブルであり、将来の大規模NISQデバイスに対しても適している。
• 動的成長戦略は、収束性と精度の向上によって確認されたように、バーレンプレイトーの回避と局所最適解の回避に効果的である。