[論文レビュー] Toward an Abstract Model of Programmable Data Plane Devices

Debobroto Das Robin, Javed Khan|arXiv (Cornell University)|Aug 19, 2020

Software-Defined Networks and 5G参考文献 42被引用数 5

ひとこと要約

本稿では、プログラマブル・データプレーンデバイスのための形式的でモジュラーなハードウェア抽象化レイヤーであるAVS（Abstract Virtual Switch）を提案する。AVSは拡張有限状態機械（EFSM）を用いてコンponentsをモデル化し、ハードウェアに依存しない、ポータブルなデータプレーンプログラミングを可能にする。異種アーキテクチャ間でパケット処理状態と機能インターフェースを標準化することで、パフォーマンスベンチマーク、形式的検証、ネットワーク代数ベースのモデリングを可能にし、プログラマビリティ機能の統合と、クロスアーキテクチャのテストおよび遅延解析を実現する。

ABSTRACT

SDN divides the networking landscape into 2 parts: control and data plane. SDN expanded it's foot mark starting with OpenFlow based highly flexible control plane and rigid data plane. Innovation and improvement in hardware design and development is bringing various new architectures for data plane. Data plane is becoming more programmable then ever before. A common abstract model of data plane is required to develop complex application over these heterogeneous data plane devices. It can also provide insight about performance optimization and bench-marking of programmable data plane devices. Moreover, to understand and utilize data plane's programmability, a detailed structural analysis and an identifiable matrix to compare different devices are required. In this work, an improved and structured abstract model of the programmable data plane devices is presented and features of its components are discussed in detail. Several commercially available programmable data plane devices are also compared based on those features.

研究の動機と目的

• 異種プログラマブル・データプレーン（PDP）デバイスのための共通の抽象化モデルの欠如が、ポータビリティ、テスト、パフォーマンスベンチマークを妨げているのを是正する。
• 拡張有限状態機械（EFSM）を用いてPDPコンponentsの構造と動作を形式化し、一貫性のあるハードウェアに依存しないモデリングを可能にする。
• DPDK、P4、VPP、FBOSSなどのPDPデバイス間のプログラマビリティ機能を比較するための統一フレームワークを提供する。
• 抽象化レイヤーにタイムスタンプ付きメタデータと機能的転送関数を埋め込むことで、ネットワーク代数と細分化された遅延モデリングを支援する。
• 形式的検証、ネットワーク関数仮想化、および高レベルの抽象モデルからの将来のチップ設計の基盤を築く。

提案手法

• PDPコンponents（例：イングレス、エグレス、バッファ、スケジューラ）を拡張有限状態機械（EFSM）でモデル化するモジュラーなハードウェア抽象化レイヤーAVSを提案する。
• 全スイッチの機能的転送関数τをコンponent関数fcの合成として定義し、ハードウェアに依存しないネットワーク関数表現を可能にする。
• リンクレベル関数Γ（データリンク層の動作を表す）とスイッチ関数τを合成することで、トポロジ関数ψを導入し、エンドツーエンドのネットワーク動作をモデル化する。
• コンポーネントの入出力ポイントにタイムスタンプ付きメタデータを埋め込み、キューイング、処理、送信、伝搬遅延を精確に計算する（D_C = timestamp_exit - timestamp_entry）。
• メディアアクセス制御論理（例：CSMA、CSMA/CD）と設定パrameterを形式的関数構造で表現し、異なるネットワークタイプ間で一貫性のあるモデリングを可能にする。
• パケット処理状態とコンponent境界の共通セットを定義することで、PDPプログラミングスタックの均一なインターフェースを確立し、ベンダースペシフィックな曖昧さを低減する。

実験結果

リサーチクエスチョン

• RQ1 多様なプログラマブル・データプレーンアーキテクチャを統一するための共通で形式的な抽象化モデルをどのように設計できるか？
• RQ2 異なるハードウェアベンダ間でコンポーネント動作（例：バッファ、スケジューラ）を一貫してモデリングするための形式的構造は何か？
• RQ3 パケット処理状態と遷移をどのように標準化すれば、ポータブルなデータプレーンプログラムの実現が可能になるか？
• RQ4 抽象化レイヤーは、パフォーマンスベンチマーク、形式的検証、遅延モデリングをどのように支援できるか？
• RQ5 ハードウェアに依存しない機能的表現は、ネットワーク代数と複雑なデータプレーンシステムのトポロジレベル分析を可能にするか？

主な発見

• AVSは、PDPコンポーネントの形式的でEFSMベースのモデルを提供し、パケット処理状態と遷移を標準化することで、ハードウェア実装間の曖昧さを低減する。
• 機能的表現τとトポロジ関数ψにより、全ネットワークのハードウェアに依存しないモデリングが可能となり、形式的解析とネットワーク代数が可能になる。
• コンポーネントのエントリおよびエグジットポイントにタイムスタンプ付きメタデータを埋め込むことで、キューイング、処理、伝送、伝搬遅延の正確な計算が可能になる。
• コンポーネント動作と状態定義の統一により、DPDK、P4、FBOSSなどの異種デバイス間で一貫したベンチマークとテストが可能になる。
• 抽象化モデルにより、ポータブルなネットワーク関数の開発が可能となり、論理をハードウェア固有の詳細から分離することで形式的検証が促進される。
• 著者らは、共通の抽象化レイヤーが、将来のチップ設計および高レベルの抽象モデルからの合成の基盤として機能できることを実証している。