[論文レビュー] Towards Machine Learning for Placement and Routing in Chip Design: a Methodological Overview

Junchi Yan, Xianglong Lyu+2 more|arXiv (Cornell University)|Feb 28, 2022

VLSI and FPGA Design Techniques被引用数 5

ひとこと要約

この論文は、VLSI配置・配線における機械学習の応用について包括的な方法論的概説を提供し、パワー、パフォーマンス、面積の最適化に向けた深層学習、強化学習、グラフニューラルネットワークを調査している。最近の進展、未解決の課題、および公開済みのツールやデータセットを強調し、チップ設計におけるエンドツーエンド学習の加速を図っている。

ABSTRACT

Placement and routing are two indispensable and challenging (NP-hard) tasks in modern chip design flows. Compared with traditional solvers using heuristics or expert-well-designed algorithms, machine learning has shown promising prospects by its data-driven nature, which can be of less reliance on knowledge and priors, and potentially more scalable by its advanced computational paradigms (e.g. deep networks with GPU acceleration). This survey starts with the introduction of basics of placement and routing, with a brief description on classic learning-free solvers. Then we present detailed review on recent advance in machine learning for placement and routing. Finally we discuss the challenges and opportunities for future research.

研究の動機と目的

• VLSI設計における配置・配線に応用された機械学習手法の体系的レビューを提供すること。
• 深層学習、強化学習、グラフニューラルネットワークにおける物理設計最適化のための主要な手法的進展を特定すること。
• スケーラビリティおよび解の品質の観点から、現在の学習ベースのアプローチと古典的ソルバの比較において、その制限を分析すること。
• 再現可能な研究と学術界と産業界の協力を可能にするオープンソースフレームワークおよび公開データセットを強調すること。
• 特に配置と配線を統合するエンドツーエンド学習フレームワークの必要性を含む、今後の研究方向性を提示すること。

提案手法

• ハイパグラフに基づくグローバル配置および3次元グリッドに基づくグローバルルーティングを含む、古典的でヒューリスティックな配置・配線ソルバのレビュー。
• 配置および配線タスクにおける変分オートエンコーダーおよび画像対画像変換の手法を含む、深層学習手法のカバー。
• グローバルおよびディテールルーティングにおける意思決定のためのDQNおよびアクタ・クリティックフレームワークを含む、強化学習アプローチの検討。
• RSMT構築におけるステインヤー木解法の符号化に用いられる、長方形エッジ列（RES）のような新しい表現の導入。
• 配置と配線を同時に最適化する共同学習フレームワークの分析により、フィードバックループの削減。
• DREAMPlace、circuit_training、DQN_GlobalRoutingなどのオープンソースツール、およびISPD 2015およびICCADコンテストのような公開ベンチマークのレビュー。

実験結果

リサーチクエスチョン

• RQ1 機械学習手法は、現代のVLSI設計における配置・配線のスケーラビリティおよび品質をどのように向上させることができるか？
• RQ2 深層学習および強化学習が従来のヒューリスティックソルバを上回るための、主なアーキテクチャ的およびアルゴリズム的構成要素は何か？
• RQ3 最近の学習ベースのアプローチは、混雑、タイミング、設計ルール違反といった複雑な制約をどのように扱っているか？
• RQ4 100万本以上のネットを有する大規模回路に適用した場合、現在のMLベースのルーティング手法にどのような制限があるか？
• RQ5 ISPD 2015のようなオープンソースツールおよび標準化されたベンチマークは、チップ設計におけるエンドツーエンド学習の進展をどのように促進しているか？

主な発見

• DeepPlaceやDREAMPlaceのような学習ベースの配置手法は、標準ベンチマーク上でのワイヤレングスおよびルータビリティにおいて、古典的ツールと同等または優れた結果を達成している。
• DQNやアクタ・クリティックフレームワークのような強化学習手法は、特にルーティング順序の最適化と混雑の低減において、グローバルおよびディテールルーティングで有望な結果を示している。
• 長方形エッジ列（RES）の使用により、RSMT構築に対して新しい微分可能アプローチが可能となり、提案されたアクタ・クリティックモデルが競争力のある結果を達成している。
• 進展は見られても、計算複雑性および一般化の限界のため、大多数の学習ベースのルーティング技術は、大規模回路（100万本以上のネット）では依然として古典的アルゴリズムに劣っている。
• DREAMPlaceやcircuit_trainingのようなオープンソースフレームワークは、再現可能な研究を可能にし、学習ベースの物理設計分野におけるイノベーションを加速させている。
• ISPD 2015やICCADベンチマークのような公開データセットは、分野における公平な比較と進展評価の観点で依然として不可欠である。