[論文レビュー] Tunable charge-trap memory based on few-layer MoS2

Enze Zhang, Weiyi Wang+7 more|arXiv (Cornell University)|Jul 28, 2014

2D Materials and Applications参考文献 36被引用数 5

ひとこと要約

本論文では、チャネルにFew-layer MoS2を用い、3D Al2O3/HfO2/Al2O3チャージトラップスタックを備えた、チューナブルでデュアルゲート型のチャージトラップメモリデバイスを提案する。記録されたメモリウインドウが20 Vを超えるという記録を達成し、バックゲートバイアスにより15.6 Vから21 Vの範囲でチューニング可能であり、プログラム/エラーストローブ電流比は10⁴に達し、10年経過後にもわずか28%の電荷損失にとどまる優れた保持特性を示し、高性能かつマルチビットストレージの可能性を示している。

ABSTRACT

Charge-trap memory with high-\k dielectric materials is considered to be a promising candidate for next-generation memory devices. Ultrathin layered two-dimensional (2D) materials like graphene and MoS2 have been receiving much attention because of their novel physical properties and potential applications in electronic devices. Here, we report on a dual-gate charge-trap memory device composed of a few-layer MoS2 channel and a three-dimensional (3D) Al2O3/HfO2/Al2O3 charge-trap gate stack. Owing to the extraordinary trapping ability of both electrons and holes in HfO2, the MoS2 memory device exhibits an unprecedented memory window exceeding 20 V. More importantly, with a back gate the window size can be effectively tuned from 15.6 to 21 V; the program/erase current ratio can reach up to 104, far beyond Si-based flash memory, which allows for multi-bit information storage. Furthermore, the device shows a high mobility of 170 cm2V-1s-1, a good endurance of hundreds of cycles and a stable retention of ~28% charge loss after 10 years which is drastically lower than ever reported MoS2 flash memory. The combination of 2D materials with traditional high-\k charge-trap gate stacks opens up an exciting field of novel nonvolatile memory devices.

研究の動機と目的

• 2次元MoS2をチャネル材料として用いた高性能なノンバーライルメモリデバイスの開発を目的とする。
• スケーリングの問題やマルチビットストレージ能力の制限といった、従来のSiベースのフラッシュメモリの限界を克服することを目的とする。
• HfO2のチャージトラップ特性とデュアルゲート構造のチューナビリティを活用し、拡大したメモリウインドウと制御性を向上させることを目的とする。
• 実用的な次世代メモリデバイスへの応用に適した、高い移動度、優れた耐久性、長寿命の保持特性を達成することを目的とする。

提案手法

• デバイスは、少数層MoS2チャネルと3D Al2O3/HfO2/Al2O3チャージトラップゲートスタックを備えたデュアルゲート構造を採用している。
• 高い誘電率と深いトラップ状態を持つHfO2層により、電子およびホールがトラップされる。
• バックゲートを用いて、MoS2チャネル内のフェルミ準位と電荷分布を変調することで、メモリウインドウをチューニングする。
• 標準的なリソグラフィーおよび物理的蒸着法を用いてデバイスをプロセスし、さまざまなゲートバイアス下での電気的特性評価を実施した。
• 安定性と信頼性を評価するために、長期間にわたる保持特性と多数回のサイクルにわたる耐久性を評価した。
• プログラム/エラーストローブ操作は、コントロールゲートおよびバックゲートに適切な電圧を印加することで、電荷の注入または抽出を制御する。

実験結果

リサーチクエスチョン

• RQ1 少数層MoS2チャネルは、大きなメモリウインドウを持つ高性能チャージトラップメモリを実現できるか？
• RQ2 デュアルゲート構造において、バックゲートバイアスを用いることで、メモリウインドウはどの程度効果的にチューニング可能か？
• RQ3 長期間にわたる使用において、MoS2とHfO2ベースのチャージトラップ層を用いたチャージトラップメモリの保持安定性はいかほどか？
• RQ4 プログラム/エラーストローブ電流比はどの程度で、従来のSiベースのフラッシュメモリと比較してどうか？
• RQ5 このデバイスは、実用的なマルチビットストレージ応用に適した高い移動度と良好な耐久性を達成できるか？

主な発見

• メモリウインドウは20 Vを超えるが、バックゲートバイアスにより15.6 Vから21 Vの範囲でチューニング可能であり、顕著なチューナビリティを示している。
• プログラム/エラーストローブ電流比は最大10⁴に達し、従来のSiベースのフラッシュメモリを著しく上回っている。
• MoS2チャネルは170 cm²V⁻¹s⁻¹の高い移動度を示しており、優れたキャリア輸送特性を示している。
• 数百回のプログラム/エラーストローブサイクルを経ても、顕著な劣化を示さない良好な耐久性を示している。
• 10年間の保持後、わずか28%の電荷損失が観察され、以前に報告されたMoS2フラッシュメモリと比較して著しく低い。
• 2次元MoS2と高κチャージトラップスタックの組み合わせにより、マルチビットストレージ能力を有する新規で高性能なノンバーライルメモリアーキテクチャの実現が可能になった。