[論文レビュー] Universal Unitary Photonic Circuits by Interlacing Discrete Fractional Fourier Transform and Phase Modulation

Matthew Markowitz, Mohammad‐Ali Miri|arXiv (Cornell University)|Jul 14, 2023

Optical Network Technologies被引用数 7

ひとこと要約

本稿では、N+1個のプログラマブルな位相シフト層と離散的分数フーリエ変換（DFrFT）ステージを交互に配置することで、任意のN×Nユニタリ行列を普遍的に実装できるフォトニック回路アーキテクチャを提案する。DFrFTの波ガイドアレイにおける物理的実装可能性を活用し、勾配ベースの最適化手法により位相パラメータを最適化することで、従来の設計比10倍のサイズ削減を達成し、M=N+1層で誤差ノルムに段階的転移が生じることを示した。

ABSTRACT

We introduce a novel parameterization of complex unitary matrices, which allows for the efficient photonic implementation of arbitrary linear discrete unitary operators. The proposed architecture is built on factorizing an $N imes N$ unitary matrix into interlaced discrete fractional Fourier transforms and $N$-parameter diagonal phase shifts. We show that such a configuration can represent arbitrary unitary operators with $N+1$ phase layers. We discuss a gradient-based algorithm for finding the optimal phase parameters for implementing a given unitary matrix. By increasing the number of phase layers beyond the critical value of $N+1$, the optimization consistently converges faster as the system becomes over-determined. We propose an integrated photonic circuit realization of this architecture with coupled waveguide arrays and reconfigurable phase modulators. The proposed architecture can pave the way for developing novel families of programmable photonic circuits for optical classical and quantum information processing.

研究の動機と目的

• 統合光回路における任意のN×Nユニタリ行列を実装する、コンパクトでスケーラブルなフォトニックアーキテクチャの開発。
• DFTやビームスプリッターネットワークに基づく既存のアーキテクチャと比較して、必要な位相層の数とデバイス長を削減すること。
• 効率的なフォトニック実装のため、交互に配置されたDFrFTと対角的位相シフト器によるユニタリ行列のパラメータ化を確立すること。
• M=N+1がユニバーサル表現に十分であることを示し、Mがこの値を上回るようになると最適化の収束が著しく速くなることの実証。

提案手法

• N×Nユニタリ行列をN+1個の対角的位相シフト行列（Pm）と離散的分数フーリエ変換（DFrFT）演算子（F）の級列として因数分解し、U = F P_M F ... P_1 F の形で表す。
• DFrFTは、特定のハミルトニアンHを持つJx波ガイドアレイを用いて実装され、分数フーリエ変換の物理的フォトニック実装を提供する。
• 各層の最適な位相パラメータ（θi^m）を決定するために、勾配ベースの最適化アルゴリズム、特にLevenberg-Marquardtアルゴリズム（LMA）を用いる。
• 目標ユニタリ行列と近似行列との間の誤差ノルム（L）を、位相層の数（M）の関数として評価する。
• ランダムなN×Nユニタリ行列の集合に対してシステムをテストし、MとNの変動に伴う収束性と誤差挙動を分析する。
• M=N+1でシステムが過剰決定（over-determined）であることが示され、M=Nのときと比較してより高速かつ信頼性の高い最適化が可能になる。

実験結果

リサーチクエスチョン

• RQ1 N+1個の位相層しか持たないフォトニック回路が、任意のN×Nユニタリ行列を普遍的に表現できるか？
• RQ2 離散的分数フーリエ変換の使用により、従来のDFTやビームスプリッターベースのアーキテクチャと比較して、よりコンパクトで効率的な実装が可能になるか？
• RQ3 任意のユニタリ行列の最適化を信頼性高くかつ高速に行うために必要な位相層の臨界数は何か？
• RQ4 M=N+1を超えて位相層の数を増加させると、最適化プロセスの収束速度と精度にどのような影響が生じるか？

主な発見

• 本アーキテクチャは、DFTベースのアーキテクチャと比較してデバイス長が10倍短縮されるなど、N+1個の位相層でのユニタリ操作を実現し、ユニバーサル性を達成している。
• M=N+1層で誤差ノルムに明確な段階的転移が観察され、これはユニバーサル表現に必要な最小限の層数であることを示している。
• M > N+1の場合、最適化の収束が著しく速くなり、M=N+2では一貫した性能と反復回数の削減が見られた。
• N=16の場合、M=N+2層では1回のLMA実行で誤差ノルム≤10−10を達成する確率が約50%であるのに対し、M=N+1では成功率が約1%に低下する。
• LMAを途中で打ち切っても、N=16でM=N+2層を使用すれば、目標誤差ノルム10−5を約90%の確率で達成可能である。
• M=N+3以上を用いることで、大規模なNに対しても本手法は実用的であることが示され、過剰決定がスケーラブルなフォトニック回路の実現可能性を高めることを示唆している。