[論文レビュー] Use of negative capacitance to provide a sub-threshold slope lower than 60 mV/decade

Sayeef Salahuddin, Supriyo Datta|ArXiv.org|Jul 13, 2007

Ferroelectric and Piezoelectric Materials参考文献 9被引用数 8

ひとこと要約

この論文では、室温において、従来のフィールド効果トランジスタの根本的制限である60 mV/decade未満のサブスロープを達成するために、フェロエレクトリック絶縁体をゲート酸化膜として用いる手法を提案している。フェロエレクトリック材料の内部フィードバックによる負容量効果を活用することで、ゲート電圧が効果的に増幅され、トランジスタのコア物理や電流駆動能力を変更せずに超低消費電力動作を実現できる。

ABSTRACT

It is well known that conventional Field Effect Transistors (FET's) require a change in the channel potential of at least 60 mV at 300K to effect a change in the current by a factor of ten, and this minimum subthreshold slope S puts a lower limit of fundamental nature on the operating voltage and hence the power dissipation in standard FET based switches. Here we show that by replacing the standard insulator with a ferroelectric insulator of the right thickness it should be possible to implement a step-up voltage transformer that will amplify the gate voltage thus leading to values of S lower than 60 mV/decade and enabling low voltage/low power operation. The voltage transformer action can be understood intuitively as the result of an effective negative capacitance provided by the ferroelectric capacitor which arises from an internal positive feedback that in principle could be obtained from other microscopic mechanisms as well. Unlike other proposals to reduce S this involves no change in the basic physics of the FET and thus does not affect its current drive or impose other restrictions.

研究の動機と目的

• 室温における従来のフィールド効果トランジスタの根本的60 mV/decadeサブスロープ制限を克服すること。
• トランジスタの電流駆動能力やデバイス物理を損なわず、FETベースのスイッチにおける低電圧・低消費電力動作を可能にすること。
• フェロエレクトリック絶縁体が負容量を介して電圧ステップアップ変圧器として機能し、必要なゲート電圧スイングを低減できることを示すこと。
• 既存のFETアーキテクチャと互換性を保ちつつ、60 mV/decade未満の性能を実現するソリューションを提供すること。

提案手法

• 負容量を誘発する最適厚さのフェロエレクトリック絶縁体を、FETの標準的な絶縁体に置き換える。
• フェロエレクトリック材料に内在する正のフィードバックを活用して、チャネルにおけるゲート電圧を増幅する。
• フェロエレクトリックコンデンサが極化ヒステリシスにより有効な負容量を示すとみなす等価回路解析を用いてシステムをモデル化する。
• 電圧伝達関数からサブスロープを導出し、負容量条件を満たす場合にS < 60 mV/decadeが達成可能であることを示す。
• エネルギー障壁と安定性基準を分析することで、負容量が安定的かつ物理的に実現可能であることを保証する。
• この手法がトランジスタの内在的電流駆動能力を変更せず、FETの動作に新たな制約を追加しないことを確認する。

実験結果

リサーチクエスチョン

• RQ1 室温における従来のFETにフェロエレクトリックゲート酸化膜を用いることで、60 mV/decade未満のサブスロープを達成できるか？
• RQ2 フェロエレクトリック材料の負容量効果は、ゲートスタックにおける有効な電圧増幅をどのように実現するか？
• RQ3 提案されたメカニズムは、電流駆動能力の低下や新たな物理的制約の導入なしに、標準的なFET動作と互換性があるか？
• RQ4 実用的デバイスにおいて負容量を実現するための安定性および実現可能性の条件は何か？
• RQ5 このアプローチは、トランジスタの基本的物理を変更せずに、低消費電力・低電圧スイッチングを可能にするか？

主な発見

• 適切な厚さのフェロエレクトリック絶縁体を用いることで、300 KでサブスロープSが60 mV/decade未満に低下する。
• 電圧増幅は、フェロエレクトリックコンデンサの有効な負容量に起因し、内部の正のフィードバックによって駆動される。
• このメカニズムは、内在的電流駆動能力を変更せず、FETの動作に追加の制約を課さない。
• 適切な設計条件下では、負容量効果は理論的に安定的かつ物理的に実現可能である。
• このアプローチは、基本的なFET構造と性能特性を保持したまま、低電圧・低消費電力動作を可能にする。
• この手法は、トランジスタの基本的物理を変更せずに、60 mV/decadeの熱力学的限界を克服する道筋を提供する。