[論文レビュー] Using Cache-coloring to Mitigate Inter-set Write Variation in Non-volatile Caches

Sparsh Mittal|arXiv (Cornell University)|Oct 31, 2013

Parallel Computing and Optimization Techniques参考文献 19被引用数 10

ひとこと要約

本稿では、非揮発性最後級キャッシュ（LLC）における集合間の書き込み変動を軽減するソフトウェア制御キャッシュカラーイング技術を提案する。本手法は、書き込みトラフィックプロファイリングに基づき、物理的ページグループをキャッシュ集合に動的に再マッピングすることで実現される。シミュレーションの結果、性能オーバーヘッドを最小限に抑えながらキャッシュ寿命が平均4.20倍向上し、STT-RAMや類似の非揮発性キャッシュが大規模かつ省エネルギーなプロセッサに実用可能であることが示された。

ABSTRACT

In recent years, researchers have explored use of non-volatile devices such as STT-RAM (spin torque transfer RAM) for designing on-chip caches, since they provide high density and consume low leakage power. A common limitation of all non-volatile devices is their limited write endurance. Further, since existing cache management policies are write-variation unaware, excessive writes to a few blocks may lead to a quick failure of the whole cache. We propose an architectural technique for wear-leveling of non-volatile last level caches (LLCs). Our technique uses cache-coloring approach which adds a software-controlled mapping layer between groups of physical pages and cache sets. Periodically the mapping is altered to ensure that write-traffic can be spread uniformly to different sets of the cache to achieve wear-leveling. Simulations performed with an x86-64 simulator and SPEC2006 benchmarks show that our technique reduces the worst-case writes to cache blocks and thus improves the cache lifetime by 4.07X.

研究の動機と目的

• スタティック・トランジスタ・メモリ（STT-RAM）を含む非揮発性メモリ（NVM）デバイスのオンチップ最後級キャッシュ（LLC）における限界的な書き込み耐久性を解決すること。
• 過剰に書き込まれるキャッシュ集合の早期故障を引き起こす集合間の書き込み非均一性を軽減すること。
• 実プロセッサに適した、最小限のハードウェアオーバーヘッドを伴う軽量でソフトウェア制御のウェアレベルリング技術を設計すること。
• 性能やエネルギー効率を著しく低下させることなくキャッシュ寿命を向上させること。

提案手法

• ソフトウェア制御マッピングレイヤーを用いて、物理的ページグループ（メモリ領域）をキャッシュ集合にマッピングするキャッシュカラーイング抽象化を導入する。
• キャッシュカラー（集合グループ）ごとの書き込みトラフィックを定期的にプロファイリングし、最もおよび最も利用度が低いカラーを特定する。
• 一部のカラーを動的に再マッピングすることで、書き込みトラフィックを利用度が低いキャッシュ集合に再配分し、ウェアレベルリングを実現する。
• 16ウェイ、4MBキャッシュにおける64色の粗粒度再マッピング（例）を採用し、1セットごとの再マッピングではなく、カラー単位で行うことでオーバーヘッドを低減する。
• オフライン解析ではなく動的プロファイリングを採用することで、異なるワークロードに適応可能な柔軟性を確保する。
• 集合内書き込み非均一性や書き込み削減を狙った他の技術と統合可能である。

実験結果

リサーチクエスチョン

• RQ1 動的キャッシュカラーイング再マッピングは、非揮発性LLCにおける集合間の書き込み変動を効果的に低減できるか？
• RQ2 このウェアレベルリング技術により、キャッシュ寿命はどの程度向上できるか？
• RQ3 実世界のワークロードにおいて、提案手法の性能およびエネルギーオーバーヘッドはどの程度か？
• RQ4 最小限のハードウェア支援で実装可能であり、多様なワークロードで効果を発揮できるか？
• RQ5 異なる書き込み強度およびアクセスパターン下で、この手法はどの程度の性能を示すか？

主な発見

• 提案手法は、SPEC2006ベンチマーク全体で平均4.20倍のキャッシュ寿命向上を達成し、povrayワークロードでは最大20.3倍の向上を示した。
• 平均的な性能損失はたったの4％（相対性能0.96×）にとどまり、アプリケーション実行に与える影響は最小限である。
• エネルギー消費量は平均9.42％増加したが、耐久性の顕著な向上を考慮すると、これは許容範囲とされる。
• 書き込みアクセス分布の標準偏差が大きいワークロード（例：povray, gem5）では、寿命の向上が最大となり、本手法の高変動環境下での有効性が裏付けられた。
• 集合間の書き込み変動が著しい場合に本手法は最も効果的であり、既に書き込みパターンが均一なアプリケーションでは改善が限定的である。
• 本手法はスケーラブルであり、他のウェアレベルリングおよび書き込み削減技術と併用可能で、相乗効果による寿命延長が可能である。