[論文レビュー] Using Genetic Algorithm in the Evolutionary Design of Sequential Logic Circuits

Parisa Soleimani, Reza Sabbaghi‐Nadooshan+2 more|arXiv (Cornell University)|Oct 5, 2011

Evolutionary Algorithms and Applications参考文献 11被引用数 5

ひとこと要約

本論文は、再構成可能ハードウェアとセルアレイを用いてDフリップフロップの入力および出力の組み合わせ論理を最適化する、遺伝的アルゴリズム（GA）に基づく進化的設計手法を提案する。セルアレイ構造による探索空間の制約により、収束に必要な平均世代数が削減され、拡張可能ハードウェア合成における効率の向上が示された。

ABSTRACT

Evolvable hardware (EHW) is a set of techniques that are based on the idea of combining reconfiguration hardware systems with evolutionary algorithms. In other word, EHW has two sections; the reconfigurable hardware and evolutionary algorithm where the configurations are under the control of an evolutionary algorithm. This paper, suggests a method to design and optimize the synchronous sequential circuits. Genetic algorithm (GA) was applied as evolutionary algorithm. In this approach, for building input combinational logic circuit of each DFF, and also output combinational logic circuit, the cell arrays have been used. The obtained results show that our method can reduce the average number of generations by limitation the search space.

研究の動機と目的

• 再構成可能ハードウェアを用いた遺伝的アルゴリズムを用いた同期逐次回路の効率的な進化的設計手法の開発を目的とする。
• 回路構成における探索空間の制約により、進化的合成の計算コストを低減することを目的とする。
• 再構成可能ハードウェアとセルアレイを活用し、スケーラブルで最適化されたDフリップフロップ論理設計を実現することを目的とする。
• 事前に定義されたセルアレイを用いた解空間の構造化により、拡張可能ハードウェア（EHW）における収束速度の向上を目的とする。

提案手法

• 進化的エンジンとして遺伝的アルゴリズムが回路構成の探索に用いられる。
• セルアレイがDフリップフロップの入力および出力の組み合わせ論理回路の構造に用いられ、探索空間が制限される。
• フィットネス関数が回路の正しさと効率性を評価し、進化的プロセスをガイドする。
• 再構成可能ハードウェアが進化した回路を実装し、実行時におけるテストと検証を可能にする。
• 回路構成が染色体として符号化され、クローニングと変異が適用され、より優れた解が進化する。
• 事前に定義されたセルアレイを用いて組み合わせ論理の構造を固定することにより、探索空間が制限され、収束が向上する。

実験結果

リサーチクエスチョン

• RQ1 再構成可能ハードウェアを用いて、遺伝的アルゴリズムが最適な同期逐次回路を効果的に進化させられるか？
• RQ2 セルアレイによる探索空間の制約は、進化的回路設計における収束速度にどのように影響するか？
• RQ3 セルアレイの使用が、回路進化に必要な世代数をどの程度削減できるか？
• RQ4 提案手法は、設計効率の向上を図る一方で、回路の正しさを維持できるか？
• RQ5 制約のない進化的手法と比較して、提案手法は解の品質および計算コストの面でどのように異なるか？

主な発見

• セルアレイ構造による探索空間の制限により、収束に必要な平均世代数が削減された。
• セルアレイの使用により、解空間の効率的探索が可能となり、回路進化における収束が迅速化した。
• 再構成可能ハードウェア上で遺伝的アルゴリズムを用いて、正しく最適化された同期逐次回路が効果的に進化した。
• 結果から、セルアレイによる構造的制約が、進化的設計プロセスの効率を顕著に向上させることを示した。
• 拡張可能ハードウェア合成における計算オーバーヘッドを低減しつつ、高い解の品質を維持した。