[論文レビュー] VLSI Architecture of Compact Non-RLL Beacon-based Visible Light Communication Transmitter and Receiver

Duc-Phuc Nguyen, Dinh-Dung Le+3 more|arXiv (Cornell University)|May 9, 2018

Optical Wireless Communication Technologies参考文献 20被引用数 3

ひとこと要約

本稿では、ランレングス制限（RLL）符号化を回避するためのプリスキャンブラーとポーラー符号化器を用いて、ちらつき低減を実現する、コンパactsな非RLLベースの可視光通信（VLC）送受信機の初のVLSIアーキテクチャを提示する。これにより、コードレート（0.62）が向上し、複雑さが低減される。受信機では、3ビットのソフトデシジョンフィルタを採用し、ポーラー符号の効率的なソフトデコーディングを可能にし、RLLベースおよびリード・ソロモン符号化システムと比較して優れたビット誤り率（BER）およびフレーム誤り率（FER）性能を達成する。

ABSTRACT

In this paper, we introduce a couple of hardware implementations of compact VLC transmitter and receiver for the first time. Compared with related works, our VLC transmitter is non-RLL one, that means flicker mitigation can be guaranteed even without RLL codes. In particular, we have utilized a centralized bit probability distribution of a prescrambler and a Polar encoder to create a non-RLL flicker mitigation solution. Moreover, at the receiver, a 3-bit soft-decision filter is proposed to analyze signals received from real VLC channel to extract log-likelihood ratio (LLR) values and feed them to the FEC decoder. Therefore, soft-decoding of Polar decoder can be implemented to improve the bit-error-rate (BER) performance of the VLC system. Finally, we introduce a novel very large scale integration (VLSI) architecture for the compact VLC transmitter and receiver; and synthesis our design under FPGA/ASIC synthesis tools. Due to the non-RLL basic, our system has an evidently good code-rate and a reduced-complexity compared with other RLL-based receiver works. Also, we present FPGA and ASIC synthesis results of the proposed architecture with evaluations of power consumption, area, energy-per-bits and so on.

研究の動機と目的

• 低エンドのMCUおよびSoCにおけるRLLベースVLCシステムの高い計算複雑性とハードウェアオーバーヘッドを低減すること。
• プリスキャンブリングとポーラー符号化を用いる非RLLのちらつき低減ソリューションを導入することで、VLCビーコンシステムにおけるRLL符号化の必要性を排除すること。
• リアルタイムのソフトデコーディングを可能にする、コンパクトで低複雑性のVLSIアーキテクチャを送信機および受信機の両方のために設計すること。
• FPGAおよびASIC合成を用いて、BER、FER、エネルギー効率、面積、消費電力の観点から提案システムの性能を評価すること。
• 非RLLシステムが従来のRLLまたはRS符号化システムよりも優れたコードレートおよび誤り性能を達成できることを示すこと。

提案手法

• 生成多項式が単純なプリスキャンブラーを用い、ビット確率分布を43.75%〜63.75%の範囲に集中化することで、ランレングスを低減し、RLL制約なしに直流バランスを確保する。
• プリスキャンブラーの後段にポーラー符号化器を適用し、制御されたランレングスと向上したスペクトル効率を持つ非RLLコード語を生成する。
• 受信機に3ビットのソフトデシジョンフィルタを設計し、実際のVLCチャネル信号から対数尤度比（LLR）値を抽出することで、ポーラー符号のソフトデコーディングを可能にする。
• 性能評価を現実的な条件下で行うために、低データレートのオンオフキーイング（OOK）変調を用いる。
• VLSIアーキテクチャはFPGAおよびASICツールを用いて合成され、面積、消費電力、スループット、ビット当たりエネルギーなどの性能指標が評価された。
• 追加白色ガウスノイズ（AWGN）条件下で、BERおよびFER曲線を用いて、RLLベースおよびリード・ソロモン符号化システムと比較した。

実験結果

リサーチクエスチョン

• RQ1 非RLL VLCシステムは、ランレングス制限（RLL）符号化に依存せずに、ちらつき低減を達成できるか？
• RQ2 プリスキャンブリングとポーラー符号化の組み合わせが、短いVLCビーコンフレームにおけるランレングスおよび直流バランスに与える影響は何か？
• RQ3 ハードウェア実装されたVLC受信機において、ソフトデシジョンフィルタリングがBERおよびFER性能にどの程度向上効果をもたらすか？
• RQ4 従来のRLLベース設計と比較して、提案された非RLL VLSIアーキテクチャの面積、消費電力、エネルギー効率のトレードオフは何か？
• RQ5 非RLLシステムは、従来のRLLまたはRS符号化システムよりも優れたコードレートおよび誤り性能を達成できるか？

主な発見

• 提案された非RLLシステムはコードレート0.62を達成し、RLLベースシステムのコードレート0.49、0.31、0.13と比較して顕著に高い。
• システム的ポーラー符号化器（SPE）を組み合わせた場合、プリスキャンブラーは最大ランレングスを最大4.08倍まで低減する。非システム的符号化器（NSPE）を用いる場合でも1.9倍の低減が達成される。
• 非RLLポーラー符号化システムのBER性能は、同等または低いコードレートでもRS符号化システムを上回り、特にコードレート0.62において顕著である。
• 同じSNR条件下で、提案システムのFER性能は、RLLベースおよびRS符号化システムを含む関連研究を上回る。
• FPGAおよびASIC合成の結果、面積および消費電力効率に優れた性能を示し、ビット当たりエネルギーおよびハードウェア効率の指標がシステムレベルの評価に定量的に算出された。
• ソフトデシジョンフィルタは、実際のVLCチャネルからのLLR抽出を効果的に行い、ハードウェア上でのポーラー符号のソフトデコーディングを可能にした。