[論文レビュー] VLSI Implementation of Cascaded Integrator comb filters for DSP applications

Rozita Teymourzadeh, Masuri Othman|arXiv (Cornell University)|Jun 9, 2018

Advanced Control Systems Design参考文献 3被引用数 4

ひとこと要約

本論文は、マルチプライヤフリー構造とパイプライン構造を用い、修正キャリーロークアラウンドアダーを組み合わせることで、速度と効率を向上させた、DSPアプリケーション向けの高速VLSI実装によるカスケードインテグレータコンビネーション（CIC）フィルタを提示する。設計は低消費電力および低複雑性を達成しており、MATLAB SimulinkおよびVerilog HDLを用いて検証されており、シグマデルタ変調器における高速デシメーションに適している。

ABSTRACT

The recursive comb filters or Cascaded Integrator Comb filter (CIC) are commonly used as decimators for the sigma-delta modulators. This paper presents the VLSI implementation, analysis and design of high-speed CIC filters which are based on a low-pass filter. These filters are used in the signal decimation which has the effect on reducing the sampling rate. It is also chosen because its attractive property of both low power and low complexity since it does not require a multiplier. Simulink toolbox available in Matlab software which is used to simulator and Verilog HDL coding help to verify the functionality of the CIC filters. Design procedures and examples are given for CIC filter with emphasis on frequency response, transfer function and register width. The implementation results show using Modified Carry Look-ahead Adder for summation and also apply pipelined filter structure enhanced high speed and make it more compatible with DSP applications.

研究の動機と目的

• DSPアプリケーションに適した高速で低複雑性のCICフィルタアーキテクチャの設計。
• 再帰的コンビネーションフィルタ構造を用いてマルチプライヤを排除し、消費電力を低減。
• パイプラインドフィルタアーキテクチャと修正キャリーロークアラウンドアダーを用いて処理速度を向上。
• MATLAB SimulinkおよびVerilog HDLを用いた機能検証により、VLSI実装の妥当性を確認。
• レジスタ幅と周波数応答の最適化により、フィルタ性能を向上。

提案手法

• 信号デシメーション用にローパス応答に基づくカスケードインテグレータコンビネーションフィルタの設計。
• ハードウェア複雑性と消費電力を低減するマルチプライヤフリー構造の実装。
• クロック周波数とスループットの向上を目的としたパイプラインアーキテクチャの適用。
• フィルタ段階における加算演算の高速化を目的とした修正キャリーロークアラウンドアダーの使用。
• MATLAB Simulinkを用いた機能検証と、Verilog HDLを用いた合成による設計の検証。
• レジスタ幅の最適化および周波数応答と伝達関数の分析により、フィルタの正確性を確保。

実験結果

リサーチクエスチョン

• RQ1 マルチプライヤを使用せずに、VLSI上でCICフィルタを高速動作に最適化する方法は何か？
• RQ2 パイプライン化は、CICフィルタアーキテクチャのスループットとタイミングにどのような影響を与えるか？
• RQ3 修正キャリーロークアラウンドアダーは、CICフィルタ段階における加算速度をどのように向上させるか？
• RQ4 CICフィルタにおいて、精度とハードウェア面積のバランスを取るための最適なレジスタ幅は何か？
• RQ5 周波数応答と伝達関数の特性は、デシメーション応用におけるフィルタ性能にどのように影響を与えるか？

主な発見

• 提案されたCICフィルタは、パイプライン化と修正キャリーロークアラウンドアダーの使用により、高速動作を達成した。
• マルチプライヤフリー設計により、ハードウェア複雑性と消費電力が顕著に低減された。
• SimulinkおよびVerilog HDLシミュレーションにより、機能の正しさと設計の整合性が確認された。
• パイプライン構造のおかげで、スループットが向上し、遅延時間が短縮された。
• 分析を通じて最適なレジスタ幅が特定され、精度と面積効率のバランスが取れた。
• 周波数応答と伝達関数が正常に分析され、デシメーションに適したローパスフィルタリング動作が確認された。