[論文レビュー] Vortex: OpenCL Compatible RISC-V GPGPU

Fares Elsabbagh, Blaise Tine+7 more|arXiv (Cornell University)|Feb 27, 2020

Parallel Computing and Optimization Techniques参考文献 11被引用数 9

ひとこと要約

Vortexは、RISC-V ISAに最小限のSIMT拡張を施したオープンソースの汎用GPU（GPGPU）を提示する。これにより、OpenCLプログラムのネイティブ実行が可能となる。独自のマイクロアーキテクチャ、RISC-V向けに拡張されたPOCLランタイム、15nmプロセス技術を用いた実装により、Rodiniaベンチマークの一部でパフォーマンスとポータビリティを実証し、最適なスレッドおよびワープ設定によるエネルギー効率の向上を達成した。

ABSTRACT

The current challenges in technology scaling are pushing the semiconductor industry towards hardware specialization, creating a proliferation of heterogeneous systems-on-chip, delivering orders of magnitude performance and power benefits compared to traditional general-purpose architectures. This transition is getting a significant boost with the advent of RISC-V with its unique modular and extensible ISA, allowing a wide range of low-cost processor designs for various target applications. In addition, OpenCL is currently the most widely adopted programming framework for heterogeneous platforms available on mainstream CPUs, GPUs, as well as FPGAs and custom DSP. In this work, we present Vortex, a RISC-V General-Purpose GPU that supports OpenCL. Vortex implements a SIMT architecture with a minimal ISA extension to RISC-V that enables the execution of OpenCL programs. We also extended OpenCL runtime framework to use the new ISA. We evaluate this design using 15nm technology. We also show the performance and energy numbers of running them with a subset of benchmarks from the Rodinia Benchmark suite.

研究の動機と目的

• OpenCLをサポートするオープンソースでフルスタックのRISC-V GPGPUシステムの不足を補う。
• SIMT実行モデルを用いて、RISC-V上でデータ並列ワークロードを効率的かつエネルギー最適化された形で実行可能にする。
• POCL OpenCLランタイムおよびツールチェーンを拡張し、RISC-VベースのGPU上でネイティブ実行を可能にする。
• Rodiniaベンチマークスイートの一部を用いて、Vortexアーキテクチャのポータビリティとパフォーマンスを実証する。
• 将来のRISC-V GPGPU研究のための完全にオープンソースで拡張可能な基盤を提供する。

提案手法

• スレッドレベルの並列処理と制御分岐の処理を可能にするために、RISC-VのRV32IM ISAに5つの新しい命令を追加し、SIMT実行をサポートする。
• SynopsysライブラリおよびRTLを用いて、15nmプロセス技術を対象とした、設定可能なSIMTベースのマイクロアーキテクチャを設計し、完全な配置・配線合成を実施する。
• ネイティブVortexランタイムライブラリを実装し、POCL OpenCLコンパイラおよびランタイムを変更して、デバイス固有のカーネルコンパイルと実行を可能にする。
• シミュレーション時間の短縮のため、縮小されたデータセットとウォームアップ済みキャッシュを用いて、サイクル正確なC++シミュレータsimXを用いてパフォーマンスと消費電力の評価を実施する。
• 15nm教育用ライブラリとInnovusを用いた合成により、面積および消費電力の分析を実施し、GDSレイアウトと消費電力密度マップを生成する。
• カーネルコードにカスタムの__if/__endifマクロを導入し、実行時オーバーヘッドなしにスレッド間での条件付き実行を実現する。

実験結果

リサーチクエスチョン

• RQ1 最小限のRISC-V ISA拡張によって、GPGPU上でOpenCLカーネルの効率的でポータブルな実行が可能になるか？
• RQ2 さまざまなワークロードにおいて、スレッドおよびワープ設定を変更した場合、Vortex GPGPUのパフォーマンスとエネルギー効率はどのように変化するか？
• RQ3 POCL OpenCLスタックは、SIMTセマンティクスを持つ新しいRISC-VベースのGPUをサポートするようにどの程度拡張可能か？
• RQ4 キャッシュ動作とデータセットサイズが、シミュレーション下でのRISC-V GPGPUのスケーラビリティとパフォーマンスに与える影響は何か？
• RQ5 Ara や Hwacha といった既存のRISC-Vアクセラレータと比較して、Vortexアーキテクチャは効率性と設定可能性においてどのように異なるか？

主な発見

• Vortex GPGPUは、スレッドおよびワープ設定の最適化により、パフォーマンスとエネルギー効率が向上し、最適な設計はベンチマークごとに異なる。
• 32スレッド × 2ワープの設定が、大部分のベンチマークで最高のエネルギー効率を示したが、BFSは不規則なメモリアクセスパターンのため、32ワープ × 32スレッドの設定が最も効果的であった。
• スレッド数（SIMD幅）の増加に伴いパフォーマンスが向上したが、縮小されたデータセットとウォームアップ済みキャッシュの影響で、ワープ数の増加による恩恵は限定的であった。
• simXシミュレータは、Verilog RTLモデルと比較して94％のサイクル正確性を達成し、パフォーマンスと消費電力評価に有効であることが検証された。
• 消費電力密度マップから、メモリユニット（GPR、データキャッシュ、命令キャッシュ、共有メモリ）に高い消費電力が集中しており、熱的ホットスポットが特定された。
• Vortex設計は、拡張されたPOCLスタックを用いてRodiniaベンチマークの一部を実行でき、フルスタックの相互運用性とポータビリティを実証した。