[論文レビュー] Well-Posed Models of Memristive Devices

Tianshi Wang, Jaijeet Roychowdhury|arXiv (Cornell University)|May 15, 2016

Advanced Memory and Neural Computing参考文献 35被引用数 26

ひとこと要約

本稿では、リードメモリ（RRAM）やCBRAMなどのメモリスティブデバイスの、数学的に適切な（well-posed）、シミュレーションに適したコンパクトモデルを構築するフレームワークを提案する。これは、滑らかで有界な状態動的を保証することで、数学的適切性を確保するものである。連続的な基本関数とクリッピング関数を用いた統一的なモデルテンプレートを導入し、フィラメント長に物理的境界を課すことで、SPICE類似ツールにおけるDC、トランジェント、およびハーモニックバランス解析の両立性を実現する。

ABSTRACT

Existing compact models for memristive devices (including RRAM and CBRAM) all suffer from issues related to mathematical ill-posedness and/or improper implementation. This limits their value for simulation and design and in some cases, results in qualitatively unphysical predictions. We identify the causes of ill-posedness in these models. We then show how memristive devices in general can be modelled using only continuous/smooth primitives in such a way that they always respect physical bounds for filament length and also feature well-defined and correct DC behaviour. We show how to express these models properly in languages like Verilog-A and ModSpec (MATLAB). We apply these methods to correct previously published RRAM and memristor models and make them well posed. The result is a collection of memristor models that may be dubbed "simulation-ready", i.e., that feature the right physical characteristics and are suitable for robust and consistent simulation in DC, AC, transient, etc., analyses. We provide implementations of these models in both ModSpec/MATLAB and Verilog-A.

研究の動機と目的

• 既存のメモリスチブコンパクトモデルに広く見られる不適切な定式化（ill-posedness）を是正し、非一意的、不連続的、発散するようなシミュレーション結果を回避すること。
• すべてのバイアス条件、極端または物理的に非現実的な状況を含めても、モデル出力が一意的で連続的かつ滑らかに変化することを保証すること。
• フィラメント長（0からlまで）に厳密な物理的境界を課すために、滑らかなクリッピング関数を用い、数値的不安定性や非物理的挙動を防止すること。
• 双極性および単極性RRAM、CBRAM、SiOxベースのメモリスチブを含む、さまざまなメモリスチブデバイスに適用可能な汎用的かつ拡張可能なモデリングフレームワークの構築。
• 即座に回路設計および解析ツールで利用可能な、検証済みのシミュレーション対応実装（Verilog-AおよびModSpec/MATLAB）の提供。

提案手法

• ハイブリッドまたは不連続な定式化を避けるために、内部状態変数と暗黙的微分方程式に基づくモデルテンプレートを提案し、ヒステリシスを正しく捉える。
• 既存モデルにおける不連続または区分的関数を、滑らかで連続的な関数（例：シグモイド関数や多項式近似）に置き換え、微分可能性と数値的安定性を確保する。
• フィラメント長状態変数を[0, l]の範囲に制限するクリッピング関数技術を適用し、統合中にオーバーフローを防ぎ、物理的境界を厳密に維持する。
• 既存のRRAMおよびメモリスチブモデル（例：VTEAM、Yakopcic）を、新しいテンプレートを用いて再定式化し、非滑らかさや境界の問題を是正する。
• 修正されたモデルをVerilog-AおよびModSpec/MATLABの両方で実装し、標準的なSPICE類似シミュレータとの互換性を確保するとともに、DC、トランジェント、およびPSS（周期的定常状態）解析のサポートを実現する。
• オシレータ回路のシミュレーションを通じた検証により、時間領域および周波数領域の両方で、複数の解析タイプにおいて正しく動作することを示す。

実験結果

リサーチクエスチョン

• RQ1 既存のメモリスチブデバイス用コンパクトモデルがDCおよびトランジェントシミュレーションで失敗する理由は何か？その不適切な定式化の根本的原因は何か？
• RQ2 ヒステリシスを不連続またはハイブリッドな定式化ではなく、連続的かつ微分可能な方程式で正しくモデル化するにはどうすればよいか？
• RQ3 内部状態（フィラメント長）が[0, l]の範囲に保たれ、不連続性を引き起こさずにシミュレーション中も有界に保たれるような、数学的および数値的技法は何か？
• RQ4 双極性RRAM、CBRAM、単極性RRAMなど、複数のメモリスチブデバイスタイプをカバーできる統一されたモデリングフレームワークを構築できるか？そのフレームワークは、すべてのシミュレーションモードで一貫性があり、安定性を有するか？
• RQ5 提案されたフレームワークを用いて、既存の欠陥のあるモデルを物理的意図を保ちつつ是正できるか？その結果、シミュレーションの信頼性がどの程度向上するか？

主な発見

• 提案されたフレームワークにより、不適切な定式化のメモリスチブモデルが滑らかで有界な基本関数に置き換えられ、適切に定式化されたモデルに変換された。
• クリッピング関数の使用により、入力条件にかかわらずフィラメント長が[0, l]の範囲に保たれ、数値的発散や非物理的挙動が完全に排除された。
• 5種のf1_switch関数と6種のf2_switch関数の組み合わせから導出された全30のモデルが、DC動作において正しく動作することが確認された：負のバイアスでは0、正のバイアスではlを出力する。
• モデルはDC、トランジェント、および周期的定常状態（PSS）シミュレーションと両立可能であり、時間領域および周波数領域の両方でオシレータ回路のシミュレーションにより検証済み。
• 特にf1_switch=5、f2_switch=6のバリエーションは、元のRRAMモデルの挙動を再現しているが、数値的安定性と収束性が向上している。
• このフレームワークにより、閾値電圧（例：v_on、v_off）を0または同符号に調整することで、単極性RRAMデバイスのロバストなシミュレーションが可能となり、双極性モデルに限らない応用範囲が拡張された。