[論文レビュー] When to use 3D Die-Stacked Memory for Bandwidth-Constrained Big Data Workloads

Jason Lowe-Power, Mark D. Hill+1 more|arXiv (Cornell University)|Aug 26, 2016

Parallel Computing and Optimization Techniques参考文献 17被引用数 6

ひとこと要約

この論文は、帯域幅制限のあるインメモリ型ビッグデータワークロードに対して、3次元ダイスタックドメモリをコストパフォーマンスの観点から評価する。コストパフォーマンスモデルを用いて、従来型、ビッグメモリ型、およびダイスタックドアーキテクチャを比較した。その結果、10 msのSLAを満たすためにメモリを過剰に確保する必要がなくなる一方で、応答時間を最大256倍短縮できるが、電力消費は50倍に増加し、容量も低下する。したがって、これは厳格なSLAと高帯域幅ワークロードにおいてのみコストパフォーマンスが最適となる。

ABSTRACT

Response time requirements for big data processing systems are shrinking. To meet this strict response time requirement, many big data systems store all or most of their data in main memory to reduce the access latency. Main memory capacities have grown, and systems with 2 TB of main memory capacity available today. However, the rate at which processors can access this data--the memory bandwidth--has not grown at the same rate. In fact, some of these big-memory systems can access less than 10% of their main memory capacity in one second (billions of processor cycles). 3D die-stacking is one promising solution to this bandwidth problem, and industry is investing significantly in 3D die-stacking. We use a simple back-of-the-envelope-style model to characterize if and when the 3D die-stacked architecture is more cost-effective than current architectures for in-memory big data workloads. We find that die-stacking has much higher performance than current systems (up to 256x lower response times), and it does not require expensive memory over provisioning to meet real-time (10 ms) response time service-level agreements. However, the power requirements of the die-stacked systems are significantly higher (up to 50x) than current systems, and its memory capacity is lower in many cases. Even in this limited case study, we find 3D die-stacking is not a panacea. Today, die-stacking is the most cost-effective solution for strict SLAs and by reducing the power of the compute chip and increasing memory densities die-stacking can be cost-effective under other constraints in the future.

研究の動機と目的

• 帯域幅制限のあるインメモリ型ビッグデータワークロードにおいて、3次元ダイスタックドメモリが現在のサーバアーキテクチャのコスト効率の良い代替手段であるかどうかを評価すること。
• 従来型、ビッグメモリ型、およびダイスタックドアーキテクチャの3つのシステムアーキテクチャにおいて、メモリ帯域幅、容量、電力消費、コストのトレードオフを分析すること。
• ダイスタックドメモリが、現在のソリューションよりも優れたコストパフォーマンスを発揮するワークロードおよびシステム制約の条件を特定すること。
• 高い電力消費と限られた容量があるにもかかわらず、ダイスタックドメモリが実用的になる条件を同定すること。

提案手法

• 従来型（コンsumer DRAM）、ビッグメモリ型（高容量バッファドDRAM）、3次元ダイスタックド（TSVを介したDRAMスタック）の3つのアーキテクチャを比較する、簡易的なコストパフォーマンスモデルを構築した。
• 製造元のデータと実際のハードウェア測定値を用いて、各システム構成におけるメモリ帯域幅、電力消費、メモリ容量を推定した。
• さまざまなサービスレベル契約（SLA）制約（例：10 ms、1 s）およびデータサイズの下でのシステムパフォーマンスを評価した。
• 帯域幅対容量比、電力、メモリ密度を関数としてコスト効率をモデル化し、主要パrameterの感度分析を実施した。
• ユーザーが入力を調整し、異なる構成に対して再計算可能な、インタラクティブなオンラインモデルを公開した。
• プロセッサ間通信は無視し、特に低演算強度の分析データベースクエリを対象とした、メモリ帯域幅制限のワークロードに焦点を当てた。

実験結果

リサーチクエスチョン

• RQ1 帯域幅制限のあるインメモリ型ビッグデータワークロードにおいて、3次元ダイスタックドメモリが従来型またはビッグメモリ型サーバアーキテクチャよりもコスト効率が良いのはどのようなワークロード条件の下か？
• RQ2 ダイスタックドメモリは、現在のアーキテクチャと比較して、応答時間、電力消費、メモリ容量にどのように影響を与えるか？
• RQ3 厳密なSLA（例：10 ms）が、過剰メモリ確保を要する従来型システムと比較して、ダイスタックドメモリのコスト効率に及ぼす影響は？
• RQ4 計算パワーとメモリ密度の変化が、将来のアーキテクチャにおけるダイスタックドシステムの実用性に与える影響は？
• RQ5 通信オーバーヘッドと演算強度の変化が、ダイスタックドシステムのパフォーマンスとコストのトレードオフに及ぼす影響の程度は？

主な発見

• 3次元ダイスタックドメモリは、現在のシステムと比較して応答時間を最大256倍短縮でき、帯域幅制限のワークロードにおいて顕著なパフォーマンス向上を実現する。
• ダイスタックドアーキテクチャは、10 msのSLAを満たすために必要なメモリの過剰確保が不要になる。これは、従来型およびビッグメモリ型システムでは必須である。
• ダイスタックドシステムの電力消費は、従来型システムと比較して最大50倍に増加しており、電力が主なコスト制限要因となる。
• 高い帯域幅にもかかわらず、ダイスタックドシステムのメモリ容量は低く、16 TBの容量を達成するには8台のビッグメモリシステムに相当する2000以上のスタックが必要だった。
• ダイスタックドメモリは、厳密な10 msのSLAと、データセットの大部分にアクセスするワークロードにおいてのみ、コストパフォーマンスが最適となる。
• 将来的な計算パワー効率の向上やメモリ密度の向上により、ダイスタックドメモリはより広範なワークロードおよび制約条件において実用的になる可能性がある。