[論文レビュー] ZynqNet: An FPGA-Accelerated Embedded Convolutional Neural Network

David Gschwend|arXiv (Cornell University)|May 14, 2020

Advanced Neural Network Applications参考文献 1被引用数 57

ひとこと要約

本研究は、組み込み用途向けに設計された FPGA 加速型 CNN である ZynqNet を、Zynq 系プラットフォーム上に実装したもので、ETH Zürich の修士論文（2016）として示す。

ABSTRACT

Image Understanding is becoming a vital feature in ever more applications ranging from medical diagnostics to autonomous vehicles. Many applications demand for embedded solutions that integrate into existing systems with tight real-time and power constraints. Convolutional Neural Networks (CNNs) presently achieve record-breaking accuracies in all image understanding benchmarks, but have a very high computational complexity. Embedded CNNs thus call for small and efficient, yet very powerful computing platforms. This master thesis explores the potential of FPGA-based CNN acceleration and demonstrates a fully functional proof-of-concept CNN implementation on a Zynq System-on-Chip. The ZynqNet Embedded CNN is designed for image classification on ImageNet and consists of ZynqNet CNN, an optimized and customized CNN topology, and the ZynqNet FPGA Accelerator, an FPGA-based architecture for its evaluation. ZynqNet CNN is a highly efficient CNN topology. Detailed analysis and optimization of prior topologies using the custom-designed Netscope CNN Analyzer have enabled a CNN with 84.5% top-5 accuracy at a computational complexity of only 530 million multiplyaccumulate operations. The topology is highly regular and consists exclusively of convolutional layers, ReLU nonlinearities and one global pooling layer. The CNN fits ideally onto the FPGA accelerator. The ZynqNet FPGA Accelerator allows an efficient evaluation of ZynqNet CNN. It accelerates the full network based on a nested-loop algorithm which minimizes the number of arithmetic operations and memory accesses. The FPGA accelerator has been synthesized using High-Level Synthesis for the Xilinx Zynq XC-7Z045, and reaches a clock frequency of 200MHz with a device utilization of 80% to 90 %.

研究の動機と目的

• 組み込みCNNワークロードに対するFPGA加速の利用を動機づける。
• ZynqデバイスのFPGAリソースに適合するCNNアーキテクチャ（ZynqNet）を開発する。
• 組み込みシステムにおけるFPGAベースのCNN推論の実現可能性、実装上の考慮点、および潜在的な利点を評価する。

提案手法

• Zynqデバイス向けに特化したFPGA加速CNNアーキテクチャを提案し実装する。
• CNN計算をFPGAリソースへマッピングして並列性と低レイテンシを活用する。
• 単板ボードまたはSoCプラットフォーム上での組み込み展開における設計上の考慮点を評価する。
• 組み込み環境におけるリソース、エネルギー効率、性能に関連する設計上のトレードオフを論じる。

実験結果

リサーチクエスチョン

• RQ1 組み込み環境でCNN推論をFPGAハードウェア上で効果的に加速できるか？
• RQ2 ZynqベースのFPGAプラットフォーム上でCNNを実装する際のリソース、性能、エネルギーのトレードオフは何か？
• RQ3 組み込みシステムで実用的なリアルタイムあるいは準リアルタイム推論を実現する設計選択肢は何か？

主な発見

• 組み込み用途向けにFPGAハードウェア上へCNNを展開する実現可能性を示す。
• Zynqプラットフォーム上のFPGAベースCNNの設計・実装上の考慮点を浮き彫りにする。
• 組み込み環境におけるリソース利用と加速およびレイテンシに関連する潜在的な利点を論じる。