[논문 리뷰] A new design and simulation of reversible gates in quantum-dot cellular automata technology.

Moein Sarvaghad-Moghaddam, Ali A. Orouji|arXiv (Cornell University)|2018. 03. 29.

Quantum-Dot Cellular Automata참고 문헌 32인용 수 11

한 줄 요약

이 논문은 양자점 셀룰러 오토마타(QCA) 기술에서 게이트 수, 레벨 수, 폐기 출력 수, 제어 입력 수를 최소화하는 다목적 합성 방법을 제안한다. 새로운 QCA 레이아웃을 도입하여 기존 방법에 비해 면적, 지연, 복잡도 및 논리 레벨 측면에서 뛰어난 성능을 달성한다.

ABSTRACT

Power dissipation is the main limitation of all the nano electronics design techniques including Quantum-dot Cellular Automata (QCA). The reversible computing is considered as the reliable solution to lower the power dissipation. In this paper, the contribution is divided into three parts. In the first part, a multi-objective synthesis method is presented for reversible functions (with the objective priority of gate counts (majority gates), gate levels, the number of NOT gates, and control inputs which are the input cells with fixed polarization used for programming 2-input OR and AND gates). Based on the proposed method, a new synthesis of many of well-known reversible gates is proposed. In the second part, a new method for converting irreversible functions to the reversible one in QCA technology is presented. This method has advantages such as: having of a minimum number of garbage outputs, converting of irreversible functions to reversible one directly and as optimal (So, in this method, a sub-optimal method of using of conventional reversible blocks such as Toffoli and Fredkin are not used), and so on. For showing the efficiency of the proposed method, it is applied to the 13 standard combinational functions. In the third part, new designs of QCA layouts are presented for gates synthesized in the previous section. Results show that our proposed method outperforms the best available methods in terms of area, complexity (cell amount), delay (clocking zones), and also in logic level in terms of levels, Control inputs, number of majority and NOT gates.

연구 동기 및 목표

• QCA 기술에서 가역 계산을 활용하여 나노전자기기의 전력 소모 문제를 해결한다.
• 가역 함수를 위한 게이트 수, 게이트 레벨 수, NOT 게이트 수, 제어 입력 수를 우선순위로 하는 다목적 합성 방법을 개발한다.
• 폐기 출력을 최소화하고, Toffoli 및 Fredkin과 같은 비최적의 기존 가역 블록에 의존하지 않도록 한다.
• 합성된 가역 게이트를 위한 효율적인 QCA 레이아웃을 설계하여 면적, 지연 및 복잡도 지표를 향상시킨다.
• QCA 기반 가역 논리 설계에서 다양한 성능 기준에 걸쳐 제안된 방법의 우수성을 입증한다.

제안 방법

• 게이트 수(다数 게이트), 게이트 레벨 수, NOT 게이트 수, 제어 입력 수를 우선순위로 하는 가역 함수를 위한 다목적 합성 프레임워크를 제안한다.
• Toffoli나 Fredkin과 같은 기존 가역 블록을 사용하지 않고, 비가역 함수를 가역 함수로 직접 최적의 방식으로 변환하는 방법을 도입한다.
• 효율성 검증을 위해 13개의 표준 조합 논리 함수에 이 방법을 적용하여 폐기 출력 생성을 최소화한다.
• 최적의 셀 배치 및 클럭 존 구성 방식을 사용하여 합성된 가역 게이트를 위한 새로운 QCA 레이아웃을 설계한다.
• 면적, 셀 수(복잡도), 지연(클럭 존 수), 논리 레벨 수, 제어 입력 수 기반으로 성능을 평가한다.
• QCA 구현을 위한 논리 합성과 물리적 레이아웃 최적화를 융합한 계층적 설계 접근 방식을 사용한다.

실험 결과

연구 질문

• RQ1 QCA에서 가역 논리 합성은 어떻게 최소화된 게이트 수, 게이트 레벨 수, NOT 게이트 수, 제어 입력 수를 동시에 최적화할 수 있는가?
• RQ2 비가역 함수를 QCA에서 최소한의 폐기 출력과 함께 가역 함수로 변환할 수 있으며, 기존 표준 가역 블록에 의존하지 않을 수 있는가?
• RQ3 제안된 합성 방법은 QCA의 물리적 레이아웃 효율성에 면적, 지연, 셀 수 측면에서 어떤 영향을 미치는가?
• RQ4 기존 방법과 비교할 때 QCA 기반 가역 회로에서 논리 레벨 수, 제어 입력 수, 전체 복잡도 측면에서 제안된 방법은 어떻게 다른가?
• RQ5 새로운 QCA 레이아웃 설계는 이전 기술 대비 지연 및 면적 성능 지표를 얼마나 향상시키는가?

주요 결과

• 제안된 다목적 합성 방법은 가역 함수의 게이트 수, 게이트 레벨 수, NOT 게이트 수, 제어 입력 수에서 최적의 성과를 달성한다.
• 비가역에서 가역으로의 변환 방법은 폐기 출력 수를 줄이고, Toffoli 및 Fredkin과 같은 기존 비최적의 가역 블록의 사용을 피한다.
• 이 방법은 13개의 표준 조합 논리 함수에 성공적으로 적용되어 일관된 효율성 향상을 보였다.
• 새로운 QCA 레이아웃은 면적 감소, 셀 수 감소(복잡도), 지연 최소화(클럭 존 수) 측면에서 뛰어난 성능을 보였다.
• 기존 최고의 방법에 비해 논리 레벨 수, 제어 입력 수, 전체 회로 복잡도 측면에서 더 나은 결과를 얻었다.
• 모든 평가 지표인 면적, 복잡도, 지연, 논리 레벨 수, 다수 게이트 및 NOT 게이트 수에서 기존 방법보다 제안된 방법이 뛰어난 성능을 발휘했다.