Skip to main content
QUICK REVIEW

[논문 리뷰] Bounds on stabilizer measurement circuits and obstructions to local implementations of quantum LDPC codes

Nicolas Delfosse, Michael E. Beverland|arXiv (Cornell University)|2021. 09. 29.
Quantum Computing Algorithms and Architecture참고 문헌 33인용 수 8
한 줄 요약

이 논문은 2D 국소 클리포드 회로가 양자 LDPC 코드의 안정자(stabilizers)를 측정하기 위해 필요한 깊이에 대한 기본 하한을 확립한다. 국소 확산자 코드의 심호 추출을 위해 2D 격자에 있는 N 큐비트에서 최소 Ω(n/√N)의 깊이가 필요하다는 것을 증명한다. O(n²) 및 O(n)의 보조 큐비트를 사용해 최적의 회로를 구성했음에도 불구하고, 시뮬레이션 결과 2D 국소성 하에서 논리적 임계점이 나타나지 않아, 오류 전파가 얕은 회로에서 발생함으로써 2D 국소 하드웨어 상에서 양자 LDPC 코드가 실용적으로 불가능할 수 있음을 시사한다.

ABSTRACT

In this work we establish lower bounds on the size of Clifford circuits that measure a family of commuting Pauli operators. Our bounds depend on the interplay between a pair of graphs: the Tanner graph of the set of measured Pauli operators, and the connectivity graph which represents the qubit connections required to implement the circuit. For local-expander quantum codes, which are promising for low-overhead quantum error correction, we prove that any syndrome extraction circuit implemented with local Clifford gates in a 2D square patch of $N$ qubits has depth at least $Ω(n/\sqrt{N})$ where $n$ is the code length. Then, we propose two families of quantum circuits saturating this bound. First, we construct 2D local syndrome extraction circuits for quantum LDPC codes with bounded depth using only $O(n^2)$ ancilla qubits. Second, we design a family of 2D local syndrome extraction circuits for hypergraph product codes using $O(n)$ ancilla qubits with depth $O(\sqrt{n})$. Finally, we use circuit noise simulations to compare the performance of a family of hypergraph product codes using this last family of 2D syndrome extraction circuits with a syndrome extraction circuit implemented with fully connected qubits. While there is a threshold of about $10^{-3}$ for a fully connected implementation, we observe no threshold for the 2D local implementation despite simulating error rates of as low as $10^{-6}$. This suggests that quantum LDPC codes are impractical with 2D local quantum hardware. We believe that our proof technique is of independent interest and could find other applications. Our bounds on circuit sizes are derived from a lower bound on the amount of correlations between two subsets of qubits of the circuit and an upper bound on the amount of correlations introduced by each circuit gate, which together provide a lower bound on the circuit size.

연구 동기 및 목표

  • 2D 국소 하드웨어 제약 조건 하에서 양자 LDPC 코드의 안정자를 측정하기 위해 필요한 클리포드 회로의 깊이에 대한 하한을 확립하기 위해.
  • 심호 추출이 2D 국소 연산으로 제한될 경우 양자 LDPC 코드가 고장내성 논리적 임계점을 달성할 수 있는지 조사하기 위해.
  • 최소한의 보조 큐비트 오버헤드를 갖는 2D 국소 심호 추출 회로를 효율적으로 설계하기 위해.
  • 실제 회로 노이즈 모델 하에서 이러한 회로의 성능을 평가하고, 완전히 연결된 구현과 비교하기 위해.

제안 방법

  • 각 게이트가 도입하는 상관관계의 상한과 큐비트 부분집합 간의 상관관계 하한을 이용한 상관관계 기반 추론을 통해 회로 깊이의 하한을 유도하기 위해.
  • 파울리 연산자의 터너 그래프와 큐비트 연결성 그래프를 사용하여 안정자 측정 문제를 모델링하기 위해.
  • 두 가지 유형의 2D 국소 심호 추출 회로를 구성하기 위해: 하나는 O(n²)의 보조 큐비트를 사용해 유한 깊이를 달성하고, 다른 하나는 O(n)의 보조 큐비트와 O(√n)의 깊이를 갖는 초그래프 곱 코드를 위한 것이다.
  • 각 게이트, 준비, 측정 후에 확률 p로 무작위 파울리 오류가 발생하는 회로 노이즈 모델을 구현하고, BP 및 SSF 디코더를 다중 라운드에 걸쳐 오류 수정을 시뮬레이션하기 위해.
  • 알고리즘 3을 사용하여 초그래프 곱 코드에 대해 선형 공간 심호 추출 회로를 구현하고, 초기화 및 측정 단계를 겹쳐 깊이를 최적화하기 위해.
  • 동일한 노이즈 및 디코딩 프로토콜 하에서 2D 국소 회로(알고리즘 3)와 완전히 연결된 회로(알고리즘 1) 간의 논리적 실패율을 비교하기 위해.

실험 결과

연구 질문

  • RQ12D 국소 클리포드 회로가 양자 LDPC 코드의 안정자를 측정하기 위해 필요한 최소 깊이는 얼마인가?
  • RQ2심호 추출이 2D 국소 연산으로 제한될 경우 양자 LDPC 코드가 논리적 임계점을 달성할 수 있는가?
  • RQ32D 국소 심호 추출 회로에서 보조 큐비트 오버헤드와 회로 깊이 사이의 최적의 트레이드오프는 무엇인가?
  • RQ42D 국소 구현에서의 회로 노이즈는 완전히 연결된 구현에 비해 논리적 실패율에 어떤 영향을 미치는가?

주요 결과

  • 국소 확산자 양자 LDPC 코드에 대한 2D 국소 심호 추출 회로의 깊이는 n(코드 길이)과 2D 격자 내 물리적 큐비트 수 N의 함수로 Ω(n/√N)로 하한이 존재한다.
  • 두 가지 유형의 2D 국소 심호 추출 회로를 구성했다: 하나는 O(n²)의 보조 큐비트를 사용해 유한 깊이를 달성하고, 다른 하나는 O(n)의 보조 큐비트와 O(√n)의 깊이를 갖는 초그래프 곱 코드를 위한 것이다.
  • 수치 시뮬레이션 결과, 2D 국소 구현에서 초그래프 곱 코드의 논리적 임계점이 나타나지 않았다. 오류율이 10⁻⁶일 때조차도 그렇다. 반면 완전히 연결된 구현은 약 10⁻³ 근처의 임계점을 달성했다.
  • 2D 국소 회로에서 임계점이 존재하지 않는 것은 얕은 회로에서 오류 전파가 발생함으로써 2D 국소 양자 하드웨어 상에서 양자 LDPC 코드가 실용적으로 불가능할 수 있음을 시사한다.
  • 상관관계 기반 증명 기법은 심호 추출을 넘어서도 적용 가능한 일반적인 회로 크기 하한을 제공할 수 있다.

더 나은 연구,지금 바로 시작하세요

논문 읽기부터 검토까지, 연구 시간을 획기적으로 줄여보세요.

카드 등록 없음 · 무료 플랜 제공

이 리뷰는 AI가 만들고, 인간 에디터가 검토했습니다.