[논문 리뷰] Evaluating Ternary Adders using a hybrid Memristor / CMOS approach

Dietmar Fey|arXiv (Cornell University)|2016. 12. 31.

Advanced Memory and Neural Computing참고 문헌 11인용 수 3

한 줄 요약

이 논문은 삼진 가산기 구현을 위한 하이브리드 MeMOS(메모리스터-CMOS) 회로를 평가하며, 다가치 메모리스터 레지스터를 사용하는 CMOS 기반 삼진 가산기와 비교한다. 정적 동작에서는 MeMOS가 우수한 성능를 보이지만, 동적 동작에서는 지연 시간(3 ns 대비 8.5 ns)과 에너지 소비(10 pJ 대비 38.8 pJ) 면에서 CMOS 가산기가 뛰어나 고속 응용 분야에서 더 유리하다. 이는 MeMOS에서 인버터의 에너지 소비 비용이 높기 때문이다.

ABSTRACT

This paper investigates the potentials of using a hybrid memristor CMOS technology, called MeMOS, for the realisation of ternary adders. Ternary adders exploit the qualitative advantage of multi-value storage capability of memristors compared to conventional CMOS flip-flops storing only binary values in one cell. Furthermore they carry out an addition in $O(1)$ and are therefore considered. The MeMOS approach is compared to a CMOS solution for the ternary adders using multi value memristors as registers concerning the achievable latency and the energy consumption. It is shown that using the TEAM, VTEAM model and a model considering commercially available memristors from Known the approach of using CMOS ternary adders using memristors as multi-value register memory is to prefer. MeMOS circuits have advantages for a static operation mode, i.e. if they are operated after a reset.

연구 동기 및 목표

• MeMOS 기술을 사용하여 에너지 효율성 향상과 지연 시간 감소를 달성할 수 있는 삼진 가산기의 실현 가능성을 평가하는 것.
• 다중 값 메모리스터 레지스터를 사용한 순수 CMOS 솔루션과 비교하여 MeMOS 기반 삼진 가산기의 성능을 평가하는 것.
• 다양한 메모리스터 모델(Team, VTEAM, Knowm)을 사용하여 정적 및 동적 동작 모드에서 삼진 가산기의 성능을 평가하는 것.
• 확장 가능한 산술 계산을 위한 에너지-지연 제품(EDP) 측면에서 MeMOS가 기존 CMOS 설계를 능가할 수 있는지 판단하는 것.

제안 방법

• 연구는 메모리스터의 거동을 모의하기 위해 C++ 기반 시뮬레이션 환경을 사용하며, 저항 스위칭 동역학을 미분 방정식으로 기술하는 TEAM 및 VTEAM 모델을 적용한다.
• 하이브리드 MeMOS 아키텍처는 다가치 저장을 위한 메모리스터와 신호 재생 및 논리 제어를 위한 CMOS 인버터를 통합한다.
• 삼진 가산기는 MeMOS 기반 가산기 설계 두 가지인 base_2_step_3 및 base_2_step_4를 사용하여 구현되며, 캐리 전파를 O(1) 시간에 처리할 수 있도록 논리 블록을 배치한다.
• 성능 평가는 연속적인 데이터 스트림(1000개의 피operand 쌍)을 처리하는 동적 동작과 단일 리셋을 수행하는 정적 동작 모드에서 평가되며, 다양한 동작 주파수와 입력 전압(최대 6 V)을 적용한다.
• 다양한 피operand 폭(8, 16, 32, 64 트릿)에서 에너지 소비와 지연 시간을 측정하고, 비교를 위해 에너지-지연 제품(EDP)을 계산한다.
• 실제로 이용 가능한 Knowm의 메모리스터는 통계적 접근법을 사용하여 실용적 타당성을 평가한다.

실험 결과

연구 질문

• RQ1 MeMOS 기반 삼진 가산기는 다가치 메모리스터 레지스터를 사용하는 CMOS 가산기보다 낮은 에너지-지연 제품(EDP)을 달성할 수 있는가?
• RQ2 MeMOS 삼진 가산기의 성능은 정적 동작 모드와 동적 동작 모드 간에 어떻게 다를까?
• RQ3 다양한 메모리스터 모델(Team, VTEAM, Knowm)은 MeMOS 가산기의 지연 시간과 에너지 소비에 어떤 영향을 미치는가?
• RQ4 피operand 폭이 어느 정도일 때 MeMOS 삼진 가산기가 EDP 측면에서 CMOS 솔루션을 능가하기 시작하는가?
• RQ5 고전압(예: 6 V)은 MeMOS 가산기의 신뢰성과 동적 동작 성능에 어떤 영향을 미치는가?

주요 결과

• 동적 동작에서 CMOS 삼진 가산기는 메모리스터 레지스터를 사용할 경우 지연 시간 3 ns, 에너지 소비 10 pJ를 기록하여 MeMOS 가산기(TEAM 모델 기준 8.5 ns, 38.8 pJ)보다 뚜렷이 뛰어나다.
• MeMOS base_2_step_3 가산기는 정적 동작에서 CMOS 솔루션 대비 60% 지연 시간 향상(1.2 ns)을 달성하지만, 고려되지 않은 인버터 에너지 소비로 인해 에너지-지연 제품(52.8 ns·pJ)은 75% 악화된다.
• 피operand 폭이 두 배로 증가할수록 MeMOS 가산기의 에너지 소비는 두 배로 증가하며, 이는 규칙적인 구조와 제한된 캐리 전파 특성과 일치한다.
• base_2_step_4 MeMOS 가산기는 더 높은 지연 시간에도 불구하고 동적 동작에서 base_2_step_3보다 더 안정적인 동작을 보인다.
• base_2_step_3 가산기의 오류 없는 작동을 위해서는 350 MHz의 커파이어 주파수를 확보해야 하며, 이는 고전압(6 V)과 스위칭 속도로 인한 타이밍 제약을 시사한다.
• 시뮬레이션 결과에 따르면 MeMOS 가산기는 현재로서는 동적 고속 계산에 있어서 CMOS 솔루션에 비해 열등하며, 최적화 가능성은 존재하지만 아직 성능을 뛰어넘지 못한다.