[논문 리뷰] Heuristics for Quantum Compiling with a Continuous Gate Set

Marc Davis, Ethan Smith외 4명|arXiv (Cornell University)|2019. 12. 05.

Quantum Computing Algorithms and Architecture참고 문헌 42인용 수 18

한 줄 요약

이 논문은 NISQ 시대 초전도 양자 프로세서에서 CNOT 게이트 수를 최소화하는 토폴로지 인식 A*-기반 히우리스틱 알고리즘을 제안한다. 수치 최적화를 사용해 반복적으로 매개변수화된 단일 큐비트 및 CNOT 게이트 레이어를 최적화함으로써, 최신 도구들보다 평균 2.4배, 최대 5.3배 향상된 성능를 달성하면서도 낮은 회로 깊이를 유지하며, 다양한 게이트 세트와 토폴로지로의 재타겟팅을 가능하게 한다.

ABSTRACT

We present an algorithm for compiling arbitrary unitaries into a sequence of gates native to a quantum processor. As accurate CNOT gates are hard for the foreseeable Noisy- Intermediate-Scale Quantum devices era, our A* inspired algorithm attempts to minimize their count, while accounting for connectivity. We discuss the search strategy together with metrics to expand the solution frontier. For a workload of circuits with complexity appropriate for the NISQ era, we produce solutions well within the best upper bounds published in literature and match or exceed hand tuned implementations, as well as other existing synthesis alternatives. In particular, when comparing against state-of-the-art available synthesis packages we show 2.4x average (up to 5.3x) reduction in CNOT count. We also show how to re-target the algorithm for a different chip topology and native gate set, while obtaining similar quality results. We believe that empirical tools like ours can facilitate algorithmic exploration, gate set discovery for quantum processor designers, as well as providing useful optimization blocks within the quantum compilation tool-chain.

연구 동기 및 목표

• CNOT 게이트의 낮은 정밀도와 성능 저하 요인으로 인해 NISQ 시대 양자 프로세서에서 CNOT 게이트 수를 최소화하는 문제를 해결하기 위해.
• 모든 큐비트 간 연결성을 가정하지 않고 하드웨어 연결 제약 조건을 고려한 실용적인 히우리스틱 기반 양자 회로 합성 알고리즘을 개발하기 위해.
• 특히 표준 매핑 도구를 적용한 후에 토폴로지 인식 합성이 토폴로지 무관 합성보다 더 낮은 회로 깊이와 CNOT 수를 제공함을 입증하기 위해.
• 다른 네이티브 게이트 세트와 큐트리트 기반 시스템으로의 합성 파이프라인 재타겟팅을 가능하게 하여 양자 컴파일러 설계의 활용도를 확장하기 위해.
• 수작업 최적화 구현과 기존 자동화 도구를 능가하거나 이를 충족하는 고품질의 벤치마크를 제공하기 위해.

제안 방법

• 알고리즘은 목표 유니터리에 가까워지도록 히우리스틱 거리 함수를 사용하는 A*-기반 검색 전략을 사용하며, 매개변수화된 단일 큐비트 게이트 레이어와 CNOT 게이트 레이어를 번갈아 적용한다.
• 각 단계에서, 알고리즘은 목표 유니터리에 가장 가까운 부분 회로를 선택하여 해의 전면을 확장하며, 게이트 매개변수를 설정하기 위해 수치 최적화기를 사용한다.
• 알고리즘은 CNOT 게이트를 큐비트 연결이 존재하는 곳에만 배치함으로써 하드웨어 연결성을 존중하여, 초기 단계부터 토폴로지 인식 컴파일을 보장한다.
• 현재 회로가 목표 유니터리에 작은 임계값 이내에 있을 때 검색을 종료함으로써, 근사적이지만 고정밀도 합성을 보장한다.
• 프레임워크는 모듈식이며, 게이트 세트와 연결 제약 조건을 조정함으로써 다른 네이티브 게이트 세트와 큐비트 토폴로지로의 재타겟팅이 가능하다.
• 연속적 게이트 매개변수화와 수치 최적화를 활용해 솔루션 공간을 효율적으로 탐색함으로써, 포괄적 검색을 피한다.

실험 결과

연구 질문

• RQ1 히우리스틱 기반 A*-기반 검색 전략이 하드웨어 연결성을 고려하면서도 NISQ 시대 양자 회로에서 CNOT 게이트 수를 효과적으로 최소화할 수 있는가?
• RQ2 토폴로지 인식 합성이 표준 매핑 도구를 적용한 후에 토폴로지 무관 합성보다 더 나은 결과를 내는가, 특히 CNOT 수와 회로 깊이 측면에서?
• RQ3 제안된 방법이 다양한 양자 프로세서 아키텍처와 네이티브 게이트 세트, 다중 큐트리트 시스템으로 효율적으로 재타겟팅될 수 있는가?
• RQ4 이 합성 접근법은 수작업 최적화 회로와 최신 자동 합성 도구에 비해 CNOT 수와 회로 깊이 측면에서 어떤 성능을 보이는가?
• RQ5 수치 최적화와 히우리스틱 검색 전략을 통해 포괄적 또는 무작위 검색 전략에 의존하지 않고도 회로 깊이와 게이트 수를 얼마나 줄일 수 있는가?

주요 결과

• 최신 도구들인 UniversalQ와 비교해 평균 2.4배의 CNOT 수 감소를 달성했으며, 특정 회로에서는 최대 5.3배 향상되었다.
• 선형 토폴로지에 직접 합성된 회로의 경우, QISKit를 사용해 전부-모두 연결성으로 합성한 후 선형 토폴로지로 매핑한 회로보다 평균 53% 더 짧은 깊이를 보였다.
• 전체 워크로드에서 평균 15%의 CNOT 수 감소를 기록했으며, 10개의 회로 중 5개에서 토폴로지 인식 합성 덕분에 명백한 향상이 관찰되었다.
• QFT, HHL, 프레드킨, 토플리 게이트 등의 벤치마크 알고리즘에 대해 수작업 최적화 구현보다 낮은 깊이와 CNOT 수를 가진 회로를 생성했다.
• 이 방법은 연속적 게이트 세트를 사용해 다중 게이트, 다중 큐트리트 양자 회로의 실용적 합성을 처음으로 보여주었으며, 자동 합성의 범위를 확장했다.
• 결과적으로, 후행 최적화나 매핑으로는 토폴로지 인식 합성의 이점을 보완할 수 없으며, 전부-모두 연결성으로 합성한 후 토폴로지 매핑을 수행할 경우 깊이가 크게 증가함을 보여주었다.