[논문 리뷰] Scaling silicon-based quantum computing using CMOS technology: State-of-the-art, Challenges and Perspectives

M. Fernando González-Zalba, S. De Franceschi외 4명|arXiv (Cornell University)|2020. 11. 23.

Advancements in Semiconductor Devices and Circuit Design참고 문헌 136인용 수 6

한 줄 요약

이 논문은 보편적인 반도체 공정을 사용하여 모든 시스템 레이어—양자, 인터페이스, 고전적—을 통합함으로써 실리콘 기반 양자 컴퓨팅의 스케일링을 제안한다. 실리콘 큐비트가 긴 코herence 시간과 고정밀 제어를 갖추고 있으며, 표준 반도체 공정을 통해 제조 가능하다는 점을 입증함으로써, 단일 칩에 전체 시스템 통합이 가능한 컴act하고 확장 가능하며 비용 효율적인 고장내성 양자 프로세서를 실현한다.

ABSTRACT

Complementary metal-oxide semiconductor (CMOS) technology has radically reshaped the world by taking humanity to the digital age. Cramming more transistors into the same physical space has enabled an exponential increase in computational performance, a strategy that has been recently hampered by the increasing complexity and cost of miniaturization. To continue achieving significant gains in computing performance, new computing paradigms, such as quantum computing, must be developed. However, finding the optimal physical system to process quantum information, and scale it up to the large number of qubits necessary to build a general-purpose quantum computer, remains a significant challenge. Recent breakthroughs in nanodevice engineering have shown that qubits can now be manufactured in a similar fashion to silicon field-effect transistors, opening an opportunity to leverage the know-how of the CMOS industry to address the scaling challenge. In this article, we focus on the analysis of the scaling prospects of quantum computing systems based on CMOS technology.

연구 동기 및 목표

• 프로토 타입 장치를 초월한 양자 컴퓨팅 시스템의 스케일링이라는 핵심 과제를 CMOS 기술을 사용하여 모든 레이어를 통합함으로써 해결한다.
• 분산된 양자-고전적 시스템의 한계를 극복하기 위해 단일 칩에 양자 및 고전적 전자 회로를 공통으로 통합한다.
• 기존의 VLSI 제조 기술과 실리콘의 긴 코herence 시간을 활용하여 대규모 고장내성 양자 컴퓨팅을 실현한다.
• 컴act하고 제조 가능한 CMOS 기반의 양자 프로세싱 유닛을 통해 다핵 NISQ 프로세서와 하이브리드 양자-고전 알고리즘의 개발을 촉진한다.
• 다양한 프로젝트 웨이퍼 서비스와 설계 규칙 표준화를 통해 전 세계적으로 실리콘 양자 장치에의 접근성을 높인다.

제안 방법

• 양자 컴퓨팅 시스템을 세 레이어로 분해한다: 양자 레이어(큐비트), 양자-고전 인터페이스(제어/읽기), 고전 레이어(디지털/아날로그 처리).
• 동위소 농축(28Si)을 통해 실리콘 기반 스핀 큐비트를 양자점 또는 기여자 기반 시스템에서 실현하여 장수명 코herence 시간(T₂ > 20 ms)을 달성한다.
• 초기화 및 읽기에는 스핀-전하 변환을, 단일 큐비트 연산에는 전자 스핀 공명을 사용하여 고정밀 제어를 실현한다.
• 실리콘 MOS 또는 Si/SiGe 이종구조에서 게이트 정의된 잠재력 제어를 통해 공명 스핀 이동을 실현하여 큐비트 간 연결성과 교환 기반 이중 큐비트 게이트를 가능하게 한다.
• 고임피던스 공진기 사용을 통한 캐비티 매개 상호작용을 탐색하여 장거리 큐비트 상호작용과 고공명 커플링 속도를 실현한다.
• 연구 중심의 제조에서 표준 실리콘 파운드리로의 전환을 제안하며, 프로토타이핑과 표준화를 가속화하기 위한 유연한 다중 프로젝트 웨이퍼 서비스를 포함한다.

실험 결과

연구 질문

• RQ1 모든 레이어—양자, 인터페이스, 고전적—이 CMOS 기술을 사용하여 공통으로 통합될 수 있는가?
• RQ2 기존 VLSI 인프라를 활용하여 실리콘 스핀 큐비트를 고장내성 수준으로 스케일링하는 데 있어 핵심 공학 과제는 무엇인가?
• RQ3 동위소 농축과 장치 공학을 통해 실리콘 기반 큐비트의 코herence 시간과 게이트 정밀도를 최적화할 수 있는가?
• RQ4 CMOS 호환 스핀 이동과 캐비티 매개 상호작용이 확장 가능한 큐비트 연결성 구현에 기여할 수 있는 역할은 무엇인가?
• RQ5 대규모 산업용 CMOS 제조 라인은 어떻게 대규모 실리콘 양자 프로세서 개발을 지원하도록 개조될 수 있는가?

주요 결과

• 동위소 농축된 28Si에서 전자 스핀 코herence 시간(T₂)이 20 ms를 초월하는 결과를 도출하여, 실리콘을 가장 공명성이 높은 고체계 고체계 중 하나로 만든다.
• 실리콘 양자점에서 스핀-전하 변환과 공명 단일 큐비트 연산의 고정밀도가 99.4%에 수렴하는 것으로 입증되었다.
• 마이크로미터 규모의 거리에서 인접한 양자점 간 스핀 이동이 평균 99.4%의 정밀도로 성공적으로 구현되었다.
• 산업용 공정으로 제조된 더블 양자점에서 단일 스핀과 마이크로파 광자 간에 큰 공명 커플링 속도가 관측되어 캐비티 매개 이중 큐비트 게이트의 잠재적 실현 가능성을 보였다.
• 이론적 및 실험적 결과는 CMOS 호환 제조가 표면 코드 기반 고장내성에 필요한 수백만 개의 물리적 큐비트 통합을 지원할 수 있음을 시사한다.
• 유연한 설계 규칙을 적용한 글로벌 다중 프로젝트 웨이퍼 서비스를 구축할 경우 실리콘 양자 회로의 개발과 표준화를 크게 가속화할 수 있다.