[논문 리뷰] Silicide-based Josephson field effect transistors for superconducting qubits

Tom Doekle Vethaak|arXiv (Cornell University)|2022. 09. 06.

Surface and Thin Film Phenomena인용 수 4

한 줄 요약

이 학위논문은 실리사이드 기반 고투과성 인터페이스를 활용한 50 nm 게이트 길이의 PtSi 기반 조지프슨 필드효과 트랜지스터에서 게이트 조절이 가능한 안드레에브 전류를 입증하며, CMOS 호환성과 초전도 큐비트 통합을 실현한다. 이는 실리콘 기반 이종구조에서 전자기적 게이팅을 통해 초전도성 인접 효과를 조절함으로써 초전도 양자계산의 확장 가능한 플랫폼을 구축한다.

ABSTRACT

Scalability in the fabrication and operation of quantum computers is key to move beyond the NISQ era. So far, superconducting transmon qubits based on aluminum Josephson tunnel junctions have demonstrated the most advanced results, though this technology is difficult to implement with large-scale facilities. An alternative "gatemon" qubit has recently appeared, which uses hybrid superconducting/semiconducting (S/Sm) devices as gate-tuned Josephson junctions. Current implementations of these use nanowires however, of which the large-scale fabrication has not yet matured either. A scalable gatemon design could be made with CMOS Josephson Field-Effect Transistors as tunable weak link, where an ideal device has leads with a large superconducting gap that contact a short channel through high-transparency interfaces. High transparency, or low contact resistance, is achieved in the microelectronics industry with silicides, of which some turn out to be superconducting. The first part of the experimental work in this thesis covers material studies on two such materials: $ ext{V}_3 ext{Si}$ and PtSi, which are interesting for their high $T_ ext{c}$, and mature integration, respectively. The second part covers experimental results on 50 nm gate length PtSi transistors, where the transparency of the S/Sm interfaces is modulated by the gate voltage. At low voltages, the transport shows no conductance at low energy, and well-defined features at the superconducting gap. The barrier height at the S/Sm interface is reduced by increasing the gate voltage, until a zero-bias peak appears around zero drain voltage, which reveals the appearance of an Andreev current. The successful gate modulation of Andreev current in a silicon-based transistor represents a step towards fully CMOS-integrated superconducting quantum computers.

연구 동기 및 목표

• 실리사이드 기반 조지프슨 필드효과 트랜지스터를 활용하여 초전도 큐비트의 확장 가능한, CMOS 호환 아키텍처를 개발한다.
• 기존 알루미늄 기반 트랜몬 큐비트와 나노와이어 기반 게이트몬의 한계를 극복하여 대규모 제조를 가능하게 한다.
• 고임계온도(Tc)와 성숙한 공정 기술을 갖춘 실리사이드를 이용해 고투과성 초전도체/반도체(S/Sm) 인터페이스를 통합한다.
• 실리콘 기반 플랫폼에서 게이트 전압 조절을 통해 안드레에브 고립 상태의 전자기적 제어를 달성한다.
• 실험적으로 게이트 전압가 S/Sm 인터페이스의 투과도를 조절할 수 있음을 입증하며, 초전류 운반을 제어할 수 있음을 보여준다.

제안 방법

• 실리콘 기반 기판 위에서 CMOS 호환 공정을 사용해 50 nm 게이트 길이의 PtSi 기반 트랜지스터를 제작하였다.
• 초전도 갭과 인터페이스 투과도를 향상시키기 위해 고임계온도(Tc)와 마이크로일렉트로닉스에서 입증된 통합 성능을 갖춘 실리사이드 재료(V3Si 및 PtSi)를 사용하였다.
• S/Sm 인터페이스의 장벽 높이를 전자기적 게이팅으로 조절함으로써 투과도와 인접 효과를 조절하였다.
• 4 K까지의 저온 전도도 측정을 수행하여 잠재적 전도도와 안드레에브 고립 상태를 분석하였다.
• 안드레에브 반사 특징과 0-바이어스 피크를 탐지하기 위해 게이트 전압 및 드레인 전압에 따른 미분 전도도(dI/dV)를 측정하였다.
• 게이트 전압을 적용하여 초전도 갭을 억제하고 0-바이어스 전도도 피크를 유도함으로써 안드레에브 전류의 발생을 확인하였다.

실험 결과

연구 질문

• RQ1 50 nm 게이트 길이의 PtSi 기반 조지프슨 필드효과 트랜지스터가 실리콘 기반 플랫폼에서 게이트 조절이 가능한 안드레에브 전류를 구현할 수 있는가?
• RQ2 실리사이드 기반 이종구조에서 S/Sm 인터페이스의 투과도가 게이트 전압에 의해 어느 정도 조절될 수 있는가?
• RQ3 미분 전도도에서 0-바이어스 피크의 출현이 전자기적 제어 하에서 안드레에브 고립 상태의 발생을 확인하는가?
• RQ4 고투과성 실리사이드 인터페이스(PtSi 등)가 대규모 초전도 큐비트에 적합한 일관된 초전류 운반을 지원할 수 있는가?
• RQ5 실리사이드 기반 조지프슨 접합의 통합이 표준 CMOS 제조 공정과 호환되어 대규모 양자 회로를 구현할 수 있는가?

주요 결과

• 드레인 전압이 0일 때 게이트 전압을 증가시키자 명확한 0-바이어스 전도도 피크가 나타나 안드레에브 전류의 발생을 시사하였다.
• 낮은 게이트 및 드레인 전압에서 시스템은 잠재적 전도도를 보이지 않았고, 초전도 갭 에너지에서 잘 정의된 특징을 보였으며, 이는 안드레에브 반사 억제 상태와 일치하였다.
• 게이트 전압을 증가시킴으로써 S/Sm 인터페이스의 장벽 높이가 감소하여 투과도가 향상되고 일관된 안드레에브 피크가 나타났다.
• 50 nm PtSi 트랜지스터에서 안드레에브 전류의 게이트 조절이 관측되어 실리콘 기반 플랫폼에서 초전류 운반의 전자기적 제어가 확인되었다.
• 다수의 측정에서 기기의 전도도 행동이 재현 가능했으며, 게이트가 오프일 경우 저에너지에서 전도도가 크게 감소하였다.
• 결과는 실리사이드 기반 조지프슨 필드효과 트랜지스터를 활용한 완전한 CMOS 통합 초전도 양자 프로세서로 향하는 실현 가능한 길을 제시한다.