[論文レビュー] A Blueprint for a Topologically Fault-tolerant Quantum Computer

Parsa Bonderson, S. Das Sarma+2 more|arXiv (Cornell University)|Mar 15, 2010

Quantum Computing Algorithms and Architecture参考文献 42被引用数 13

ひとこと要約

本論文は、超伝導体-半導体および超伝導体-トポロジカル絶縁体ヘテロ構造（ISHs）におけるイジング型非アーベル任意onsを用いた、普遍的で位相的に誤り耐性を持つ量子コンピュータの実用的ブループrintを提案する。動的位相空間変化（DTC）操作—これまで実装されていなかった—が、制御されたデプレーションゲートと位相的電荷測定を用いて実現可能であることが示され、これにより適応量子計算を介して普遍的なゲートセット（π/8ゲートおよびC(Z)ゲートを含む）が実現可能となり、実験的に実現可能な材料および技術を用いた誤り耐性量子計算が達成可能となる。

ABSTRACT

The advancement of information processing into the realm of quantum mechanics promises a transcendence in computational power that will enable problems to be solved which are completely beyond the known abilities of any "classical" computer, including any potential non-quantum technologies the future may bring. However, the fragility of quantum states poses a challenging obstacle for realization of a fault-tolerant quantum computer. The topological approach to quantum computation proposes to surmount this obstacle by using special physical systems -- non-Abelian topologically ordered phases of matter -- that would provide intrinsic fault-tolerance at the hardware level. The so-called "Ising-type" non-Abelian topological order is likely to be physically realized in a number of systems, but it can only provide a universal gate set (a requisite for quantum computation) if one has the ability to perform certain dynamical topology-changing operations on the system. Until now, practical methods of implementing these operations were unknown. Here we show how the necessary operations can be physically implemented for Ising-type systems realized in the recently proposed superconductor-semiconductor and superconductor-topological insulator heterostructures. Furthermore, we specify routines employing these methods to generate a computationally universal gate set. We are consequently able to provide a schematic blueprint for a fully topologically-protected Ising based quantum computer using currently available materials and techniques. This may serve as a starting point for attempts to construct a fault-tolerant quantum computer, which will have applications to cryptanalysis, drug design, efficient simulation of quantum many-body systems, solution of large systems of linear equations, searching large databases, engineering future quantum computers, and -- most importantly -- those applications which no one in our classical era has the prescience to foresee.

研究の動機と目的

• 普遍性に不可欠であるが、これまで実装が困難であったイジング型位相的量子計算における動的位相空間変化（DTC）操作を実現するという長年の課題に取り組むこと。
• DTC操作が、現在利用可能な材料、特に超伝導体-半導体および超伝導体-トポロジカル絶縁体ヘテロ構造（ISHs）において物理的に実現可能であることを示すこと。
• 実験的に入手可能な部品および技術のみを用いて、普遍的で位相的に保護された量子コンピュータの完全な図面的ブループrintを提供すること。
• 非アーベル任意onsを介したハードウェアレベルでの誤り耐性を実現し、極めて低い誤り率を要する誤り補正プロトコルへの依存を減らすこと。
• アンドリューの定理が保護する近接効果由来の超伝導ギャップを活用することで、分数量子ホール効果系と比較してより高い温度（最大約5 K）での動作を可能にすること。

提案手法

• デプレーションゲートを用いて位相的超伝導島の幾何学的配置を動的に再構成し、任意ons系の位相を変化させる制御されたDTC操作を可能にする。
• 準粒子境界（例：C₂）における干渉測定技術を用いて位相的電荷測定を実施し、DTC操作の結果を特定するとともに、適応的ゲートシーケンスを可能にする。
• 準粒子のバーティングとDTC、測定に基づく適応を組み合わせることで、普遍的量子ゲート（特にπ/8ゲートおよび制御Z（C(Z)）ゲート）を実装する。
• 任意onsのトランスポートを用いて、ねじれた（非平面的）DTC構造への量子情報の送信・受信を実現し、幾何的複雑性に起因する実験的課題を軽減する。
• 平面的ISHsと分散型DTC構造を統合したスケーラブルなアーキテクチャ（図5）を設計し、古典的コンピュータがバーティング、DTC、測定操作を制御する。
• ISHsにおける近接効果由来の超伝導ギャップ（約5 K）を活用する。このギャップは不純物に対して安定であり、極めて高い移動度を必要としないため、分数量子ホール系と比較してより高い温度で動作可能である。

実験結果

リサーチクエスチョン

• RQ1 現在の材料およびプロセス技術を用いて、イジング型位相的量子系における動的位相空間変化（DTC）操作を物理的に実装可能か？
• RQ2 非アーベル任意onsしか持たない系において、位相的量子計算に必要な普遍的ゲートセットはどのように実現可能か？
• RQ3 DTC操作を用いて非クリフォードゲートを生成する場合、適応的測定が普遍的量子計算を可能にする役割は何か？
• RQ4 ISHsにおいて、ミリケルビンスケールの冷却を要せず、ハードウェアレベルでの誤り耐性を実現可能か？
• RQ5 ねじれたDTC構造に起因する幾何的複雑性の課題は、どのように実験的に克服可能か？

主な発見

• 本論文は、超伝導体-半導体ヘテロ構造においてデプレーションゲートと位相的電荷測定を用いて、イジング型位相的系における動的位相空間変化（DTC）操作の物理的実装を成功裏に示した。
• π/8位相ゲートおよび制御Z（C(Z)）ゲートは、DTC操作と中間の位相的電荷測定を組み合わせることで実装可能であり、これにより普遍的ゲートセットが実現可能である。
• 測定結果に基づいて次のゲート操作を決定する適応的計算を用いることで、クリフォードゲートとDTCに基づく非クリフォードゲートのみを用いた普遍的量子計算が実現可能である。
• ISHsにおける近接効果由来の超伝導ギャップは約5 Kと推定され、分数量子ホール状態のν=5/2における約500 mKのギャップと比較して顕著に大きく、より高い温度での動作を可能にする。
• システムの誤り耐性は位相的秩序によって保護されており、誤り補正プロトコルに依存せず、誤り率の厳しい閾値要件（例：1ゲートあたり10⁻³未満）を、ハードウェアレベルに誤り耐性を埋め込むことで緩和する。
• 任意onsのトランスポートにより、複雑でねじれたDTC幾何構造への量子情報の送信・受信が可能となり、その位相的複雑性にもかかわらず実験的に実現可能である。