[論文レビュー] A Survey of System Architectures and Techniques for FPGA Virtualization

Masudul Hassan Quraishi, Erfan Bank Tavakoli+1 more|arXiv (Cornell University)|Nov 18, 2020

Physical Unclonable Functions (PUFs) and Hardware Security参考文献 71被引用数 4

ひとこと要約

本サーベイは、FPGA仮想化システムアーキテクチャおよび技術について包括的な分析を提供し、ハードウェアの複雑さを抽象化し、リソース共有を可能にするとともに隔離を確保することで、クラウドおよびエッジコンピューティングにおけるマルチテナント化を実現することに焦点を当てている。スケーラビリティ、セキュリティ、隔離に関する主な課題を特定し、マルチ-FPGA仮想化および強化された隔離メカニズムに関する今後の研究方向性を提示している。

ABSTRACT

FPGA accelerators are gaining increasing attention in both cloud and edge computing because of their hardware flexibility, high computational throughput, and low power consumption. However, the design flow of FPGAs often requires specific knowledge of the underlying hardware, which hinders the wide adoption of FPGAs by application developers. Therefore, the virtualization of FPGAs becomes extremely important to create a useful abstraction of the hardware suitable for application developers. Such abstraction also enables the sharing of FPGA resources among multiple users and accelerator applications, which is important because, traditionally, FPGAs have been mostly used in single-user, single-embedded-application scenarios. There are many works in the field of FPGA virtualization covering different aspects and targeting different application areas. In this survey, we review the system architectures used in the literature for FPGA virtualization. In addition, we identify the primary objectives of FPGA virtualization, based on which we summarize the techniques for realizing FPGA virtualization. This survey helps researchers to efficiently learn about FPGA virtualization research by providing a comprehensive review of the existing literature.

研究の動機と目的

• ソフトウェア開発者が低レベルのハードウェアの複雑さと抽象化の欠如によりFPGAの採用を困難としているという課題に対処する。
• マルチテナント環境において、複数のユーザーおよびアプリケーションがFPGAリソースを効率的に空間的・時間的共有できるようにすること。
• FPGAへのアクセスをアプリケーション開発者にとって簡素化するためのハードウェア抽象化および標準化インターフェースを提供すること。
• 共有されたFPGA環境におけるセキュリティとレジリエンスを維持するため、強力なパフォーマンス、機能、障害隔離を確保すること。
• 現在の研究におけるギャップ、特にマルチ-FPGA仮想化および包括的な隔離メカニズムに関するものを特定すること。

提案手法

• 抽象化レベルに基づいてFPGA仮想化技術を分類：リソースレベル、ノードレベル、マルチノードレベルの仮想化。
• FPGAシェル、動的部分再構成（DPR）、PCIeベース通信を用いる仮想化FPGA管理のためのシステムアーキテクチャを分析。
• ハードウェアパーティショニングおよび物理的再構成可能領域（PRR）を用いたリソースプール化により、仮想FPGA（vFPGA）作成の技術を検討。
• ハードウェア制御のPCIeコントローラーおよびDPRを用いた障害隔離メカニズムを評価し、障害回復およびサービス再マッピングのためのプロトコルを検討。
• 電力サイドチャnel攻撃などのセキュリティ脅威を調査し、悪意あるリソース消費を検出するためのオンチップ電力モニタリングの提案。
• FPGA向けAI/ML加速フレームワークをレビューし、完全なFPGAコンパイルのオーバーヘッドを回避するための命令セットベース手法に焦点を当てる。

実験結果

リサーチクエスチョン

• RQ1 FPGA仮想化は、低レベルのハードウェア詳細をどのように抽象化することで、ソフトウェア開発者によるシームレスなアクセスを可能にするか？
• RQ2 クラウドおよびエッジ環境における複数のテナント間でFPGAリソースを効率的に共有するためのシステムアーキテクチャおよび技術は何か？
• RQ3 マルチテナントFPGA仮想化システムにおいて、機能的、パフォーマンス的、障害的隔離はどのように達成されるか？
• RQ4 複数の物理的FPGAやネットワーク接続されたクラスタを横断してスケーリングする際、現在のFPGA仮想化アプローチの制限は何か？
• RQ5 共有されたFPGA環境における電力サイドチャnel攻撃などのセキュリティ脅威は、どのように緩和できるか？

主な発見

• 現在の大多数のFPGA仮想化アプローチは、単一のFPGAに限定されており、物理的再構成可能領域（PRR）をvFPGAの境界として扱うため、スケーラビリティが制限されている。
• 複数の物理的FPGAを1つの論理的vFPGAとして抽象化するマルチ-FPGA仮想化は、未だ十分に検討されておらず、今後の主要な研究方向性である。
• 障害隔離はPCIeコントローラーやDPRといったハードウェア機能によってサポートされているが、きめ細やかな障害処理のためにはシステムレベルの回復プロトコルが必要である。
• 共有されたFPGA環境には電力サイドチャnel攻撃といったセキュリティ脆弱性が存在し、オンチップ電力モニタリングにより悪意ある行動の検出が可能である。
• 既存のFPGA向けAI/ML加速フレームワークは、多くの場合マルチ-FPGAデプロイメントをサポートせず、隔離の懸念を無視しているため、マルチテナント環境での実用性が制限されている。
• 機能的隔離は、別々のハードウェアリソースプールを割り当てることで部分的に達成されているが、物理リソースを共有する際の強い隔離を保証するためには、さらなる深い研究が求められる。