[論文レビュー] An Accelerated Analog Neuromorphic Hardware System Emulating NMDA- and Calcium-Based Non-Linear Dendrites

Johannes Schemmel, Laura Kriener+2 more|arXiv (Cornell University)|Mar 21, 2017

Advanced Memory and Neural Computing参考文献 31被引用数 6

ひとこと要約

この論文では、皮質 pyramidal 神経細胞における生物学的に現実的で非線形な dendritic 加工（NMDA ショックやカルシウムショックを含む）のエミュレーションを高速化する 65 nm CMOS ニューロモーフィック ハードウェア システムを提示する。多 compartment モデルと可塑性メカニズムを統合することで、1,000× 実時間速度で、高速で低消費電力かつスケーラブルなスパイク神経ネットワークにおける一致検出と学習のシミュレーションが可能になる。

ABSTRACT

This paper presents an extension of the BrainScaleS accelerated analog neuromorphic hardware model. The scalable neuromorphic architecture is extended by the support for multi-compartment models and non-linear dendrites. These features are part of a \SI{65}{ ano\meter} prototype ASIC. It allows to emulate different spike types observed in cortical pyramidal neurons: NMDA plateau potentials, calcium and sodium spikes. By replicating some of the structures of these cells, they can be configured to perform coincidence detection within a single neuron. Built-in plasticity mechanisms can modify not only the synaptic weights, but also the dendritic synaptic composition to efficiently train large multi-compartment neurons. Transistor-level simulations demonstrate the functionality of the analog implementation and illustrate analogies to biological measurements.

研究の動機と目的

• 生物的皮質 pyramidal 神経細胞をより正確にエミュレートできるように、BrainScaleS ニューロモーフィック プラットフォームに多 compartment、非線形 dendritic 加工を拡張すること。
• 1 つの神経細胞内で複雑なスパイクタイプ（NMDA プラットフォーム電位、カルシウムスパイク、ナトリウムスパイク）をエミュレートすること。
• シナプスの重みと dendritic 組成の両方を変更する生物学的に妥当な可塑性メカニズムをサポートし、効率的な学習を可能にすること。
• アナログハードウェアを用いて、複雑な時間的ダイナミクスを持つスパイク神経ネットワークの高精度で低消費電力なシミュレーションを実現すること。
• 計算神経科学および機械学習分野における仮説検証に適したスケーラブルで汎用の実験プラットフォームを構築すること。

提案手法

• 多 compartment ニューロン モデルのための専用アナログ回路を備えた、拡張された BrainScaleS 2 の高速アナログ ニューロモーフィック ハードウェアを構築した。
• 非線形 dendritic 整合およびスパイク生成を再現するために、NMDA および電圧依存性カルシウムチャネルのアナログ回路を実装した。
• 局所的可塑性処理ユニットを統合し、シナプスの重みと dendritic 組成をチューニングするオンラインで生物学的に妥当な学習ルールを可能にした。
• アナログ計算を用いて、連続時間ダイナミクスを保持したまま、1,000× 実時間速度で動作するようにシステムを設計した。
• 低消費電力と高い集積度を実現するため、65 nm CMOS プロセスを採用し、1 神経細胞コンパートメントあたり 0.5% 未満の面積オーバーヘッドを実現した。
• トランジスタレベルのシミュレーションにより、機能を検証し、生物学的測定と整合するアナログ動作を再現した。

実験結果

リサーチクエスチョン

• RQ1 アナログ ニューロモーフィック ハードウェアは、多 compartment の皮質神経細胞におけるシナプス入力の非線形統合を効率的にエミュレートできるか？
• RQ2 NMDA およびカルシウムスパイクを、生物学的一致検出を再現するために、ハードウェアで正確にモデル化できるか？
• RQ3 可塑性メカニズムをシナプスを越えて、ハードウェアプラットフォームにおける dendritic 組成の変化まで拡張できる範囲はどの程度か？
• RQ4 このようなシステムは、複雑で生物学的に現実的なダイナミクスをサポートしながら、1,000× 実時間速度を維持できるか？
• RQ5 多 compartment で非線形な dendrite をウェーハスケールのニューロモーフィック システムに統合する際のスケーラビリティとエネルギー効率はいかがなものか？

主な発見

• ハードウェアシステムは、1 つの神経細胞内で NMDA プラットフォーム電位、カルシウムスパイク、ナトリウムスパイクを正常にエミュレートし、基本的およびapical dendritic コンパートメント間の一致検出を可能にした。
• トランジスタレベルのシミュレーションにより、アナログ回路実装が生物学的 dendritic 行動の主要な特徴（非線形統合、スパイク発火）を再現していることが確認された。
• システムは実時間シミュレーション比で 1,000× の高速化を達成したが、連続時間のスパイクベースのダイナミクスを保持したままだった。
• 多 compartment 拡張のための面積オーバーヘッドは、1 コンパートメントあたり全神経細胞およびシナプス回路面積の 0.5% 未満であった。
• シナプス伝達ごとの消費電力は約 10 pJ と推定され、低消費電力 ニューロモーフィック 操作と整合的であった。
• シナプスの重みと dendritic チャネルの組成の両方を変更できる柔軟でオンラインの可塑性をサポートしており、生物学的に妥当な学習が可能になった。