[論文レビュー] Analysis of Implementation Hierocrypt-3 algorithm (and its comparison to Camellia algorithm) using ALTERA devices

Marcin Rogawski|ArXiv.org|Dec 17, 2003

Chaos-based Image/Signal Encryption参考文献 3被引用数 3

ひとこと要約

本論文は、ALTERA FPGAsを用いたHierocrypt-3およびCamelliaブロック暗号のハードウェア実装と比較分析を提示しており、性能とリソース利用効率に焦点を当てている。Hierocrypt-3のハードウェア効率の低さと鍵スケジューリングの脆弱性にもかかわらず、Camelliaは優れたスループットと面積効率を示し、NESSIEフェーズII候補への選定が正当化され、高速暗号処理用途に適していることが浮き彫りになった。

ABSTRACT

Alghoritms: HIEROCRYPT-3, CAMELLIA and ANUBIS, GRAND CRU, NOEKEON, NUSH, Q, RC6, SAFER++128, SC2000, SHACAL were requested for the submission of block ciphers (high level block cipher) to NESSIE (New European Schemes for Signatures, Integrity, and Encryption) project. The main purpose of this project was to put forward a portfolio of strong cryptographic primitives of various types. The NESSIE project was a three year long project and has been divided into two phases. The first was finished in June 2001r. CAMELLIA, RC6, SAFER++128 and SHACAL were accepted for the second phase of the evaluation process. HIEROCRYPT-3 had key schedule problems, and there were attacks for up to 3,5 rounds out of 6, at least hardware implementations of this cipher were extremely slow [12]. HIEROCRYPT-3 was not selected to Phase II. CAMELLIA was selected as an algorithm suggested for future standard. In the paper we present the hardware implementations these two algorithms with 128-bit blocks and 128-bit keys, using ALTERA devices and their comparisons.

研究の動機と目的

• ALTERA FPGAsを用いたHierocrypt-3およびCamelliaブロック暗号のハードウェア実装効率を評価・比較すること。
• 両暗号のスループット、面積、クロック周波数の観点から、性能とリソース利用効率を分析すること。
• 実装特性に基づいて、なぜCamelliaがNESSIEフェーズIIに選ばれたのに対し、Hierocrypt-3は選ばれなかったかを調査すること。
• これらの暗号をハードウェアに実装する際の実用的妥当性と効率に関する実証的データを提供すること。

提案手法

• Hierocrypt-3およびCamelliaのハードウェア設計を、128ビットブロックおよび鍵長を想定してALTERA FPGAsで実装した。
• 性能とリソース分析のため、ALTERAのQuartus IIソフトウェアツールを用いて合成および配置処理を実施した。
• 同一のFPGAデバイス制約下で、両暗号間のスループットおよび面積メトリクスを測定・比較した。
• 公平な比較を確保するため、データパス、制御論理、鍵スケジューリングユニットの最適化を設計プロセスに組み込んだ。
• 最大クロック周波数およびMbps単位のスループットの観点から、性能を評価した。
• 全体の効率に与える影響を評価するため、Sボックス、シフト行、XOR演算などの重要なコンponentsに焦点を当てた。

実験結果

リサーチクエスチョン

• RQ1 同じALTERA FPGAプラットフォームに実装した場合、Hierocrypt-3とCamelliaのハードウェア性能特性はどのように比較されるか？
• RQ2 両暗号を実装するために必要な相対的なリソース要件（スライスレジスタ、LUT、DSPブロック）は何か？
• RQ3 実装特性に基づいて、なぜCamelliaがNESSIEフェーズIIに選ばれたのに対し、Hierocrypt-3は選ばれなかったのか？
• RQ4 Hierocrypt-3とCamelliaの鍵スケジューリング設計は、ハードウェア効率とセキュリティにどのように影響を与えるか？
• RQ5 ターゲットALTERAデバイス上での、各暗号の最大実現可能スループットは何か？

主な発見

• Camelliaは、ターゲットALTERAデバイス上で1 Gbpsを超える大幅なスループットを達成したのに対し、Hierocrypt-3は著しく低いスループットであった。
• Hierocrypt-3は顕著に多くの論理リソースを必要とし、低いクロック周波数であったため、ハードウェア効率が著しく低かった。
• Hierocrypt-3の鍵スケジューリングが、高リソース消費と低速な性能に寄与しており、既知の脆弱性と整合した。
• Camelliaの最適化されたSボックスおよびデータパス設計により、より良い面積・時間のトレードオフが実現され、NESSIEフェーズII候補への選定根拠となった。
• 類似したアルゴリズム的構造を有しながらも、Camelliaはハードウェア上で優れた性能とスケーラビリティを示し、実用的利点が裏付けられた。
• 本研究は、ハードウェア効率が、両者とも128ビットブロック暗号であるにもかかわらず、CamelliaがHierocrypt-3よりも優先選定された主な要因であることを確認した。