[論文レビュー] Design of a High-Performance High-Pass Generalized Integrator Based Single-Phase PLL

Abhijit Kulkarni, Vinod John|arXiv (Cornell University)|Sep 14, 2016

Advancements in PLL and VCO Technologies参考文献 27被引用数 6

ひとこと要約

本稿では、直流成分の除去と高調波歪み・周波数ずれの低減を実現する高性能なハイパス型一般化積分器ベースの単相PLL（HGI-PLL）を提案する。第二階一般化積分器（SOGI）をハイパスフィルタ特性を有するように変更することで、固定パラメータ、実装複雑度の低減、SOGIベースのPLLの中で最速の過渡応答を達成する。非理想的なグリッド条件下でも、ユニットベクトルTHDが1%未満に抑えられる。

ABSTRACT

Grid-interactive power converters are normally synchronized to the grid using phase-locked loops (PLLs). The performance of the PLLs is affected by the non-ideal conditions in the sensed grid voltage such as harmonics, frequency deviations and dc offsets in single-phase systems. In this paper, a single-phase PLL is presented to mitigate the effects of these non-idealities. This PLL is based on the popular second order generalized integrator (SOGI) structure. The SOGI structure is modified to eliminate of the effects of input dc offsets. The resulting SOGI structure has a high-pass filtering property. Hence, this PLL is termed as high-pass generalized integrator based PLL (HGI-PLL). It has fixed parameters which reduces the implementation complexity and aids in the implementation in low-end digital controllers. The HGI-PLL is shown to have least resource utilization among the SOGI based PLLs with dc cancelling capability. Systematic design methods are evolved leading to the design that limits the unit vector THD to within 1% for given non-ideal input conditions in terms of frequency deviation and harmonic distortion. The proposed designs achieve the fastest transient response. The performance of this PLL has been verified experimentally. The results are found to agree with the theoretical prediction.

研究の動機と目的

• 直流成分、高調波歪み、周波数ずれを含む非理想的なグリッド条件下における単相PLLの性能低下を解消すること。
• 入力の非理想性に起因する直流インジェクションとリップル誤差を抱える従来のSOGI-PLLの限界を克服すること。
• 適応調整を必要とせず、ロバストな性能を保証する固定パラメータ設計を実現し、実装複雑度を低減すること。
• SOGIベースのPLLの中で最速の過渡応答を達成するとともに、指定されたグリッド不具合条件下でユニットベクトルTHDを1%以内に維持すること。
• 実際のグリッド条件下での性能制約を満たすために、帯域幅およびゲイン選定の体系的設計手法を提供すること。

提案手法

• 第二階一般化積分器（SOGI）構造をハイパスフィルタ特性を有するように変更し、直流成分の影響を排除する。
• 固定ゲインのHGIブロックを実装し、ハイパス応答を提供することで、直流成分の除去を実現するとともに、適応的パrameter調整を不要にする。
• HGI出力を同期回転座標系（SRF）PLL構造に統合し、グリッド周波数および位相を推定する。
• SRF-PLLループにPIコントローラを用い、設計帯域幅 $ f_{bw} $ を用いて推定周波数および位相を制御する。
• 正方向および逆方向の高調波成分とPLLダイナミクスとの相互作用に基づき、ユニットベクトルTHDの解析的表現を導出する。
• 設計制約を満たすために、$ k $（HGIゲイン）および $ f_{bw} $ を用いた設計フレームワークを確立し、周波数ずれ（$ \Delta f = \pm 8\% $）および高調波歪みレベルが与えられた条件下で $ u_{thd} \leq 1\% $ を保証する。

実験結果

リサーチクエスチョン

• RQ1 周波数ずれや高調波歪みといったグリッド不具合条件下でも、ユニットベクトルTHDを低く維持できる単相PLLはどのように設計できるか？
• RQ2 実装複雑度を増加させることなく、直流成分の影響を排除するためのSOGI構造へのどのような変更が必要か？
• RQ3 固定パラメータのPLL設計が、適応的または従来のSOGIベースのPLLよりも速い過渡応答を達成できるか？
• RQ4 THDを1%以内に保ちながら立ち上がり時間を最小化する最適なHGIゲイン $ k $ は何か？
• RQ5 指定された非理想的なグリッド条件下で性能を保証する体系的設計手法をどのように導出できるか？

主な発見

• HGI-PLLは、直流成分キャンセリング機能を有するSOGIベースのPLLの中で最速の過渡応答を達成し、最悪ケースの安定化時間は $ t_{sd} = t_{s,srf} + t_{s,hgi} $ である。
• 提案手法は、周波数ずれが±8%までおよび指定された高調波歪みレベルに対し、ユニットベクトルTHDを1%以内に制限する。設計制約に従う。
• HGI-PLLは固定パラメータを採用しており、実装複雑度が低減され、低性能なデジタルコントローラへの実装が可能である。
• THD性能制約を満たす最適なHGIゲイン $ k_{opt,h} $ は解析的に導出され、立ち上がり時間を最小化する。
• 任意の $ f_{bw} $ に対して、$ u_{thd} \leq 1\% $ を保証するHGIゲイン $ k $ の集合 $ \mathbf{K_u} $ が特定され、体系的設計が可能となる。
• 実験結果は理論的予測と良好に一致しており、シミュレーションと実世界の性能の間で優れた一致が確認された。