Skip to main content
QUICK REVIEW

[論文レビュー] Design Of Two Stage CMOS Operational Amplifier in 180nm Technology

Tong Zi Yuan, Qingyuan Fan|arXiv (Cornell University)|Dec 27, 2020
Analog and Mixed-Signal Circuit Design参考文献 5被引用数 9
ひとこと要約

この論文では、180nm CMOSプロセスで設計された2段階CMOSオペアンプを提示しており、1.8V電源下で204μWの消費電力で63dBの利得、140kHzの帯域幅、61.8°の位相マージン、29.7V/μsのスルーレートを達成している。設計では、2pFの補償コンデンサとノーリング抵抗を用いたミラー補償を採用し、安定性を確保するとともに、高利得、位相マージン、スルーレートを最適化しながら、厳密な低消費電力および低電圧制約を満たしている。

ABSTRACT

In this paper a CMOS two stage operational amplifier has been presented which operates at 1.8 V power supply at 0.18 micron (i.e., 180 nm) technology and whose input is depended on Bias Current. The op-amp provides a gain of 63dB and a bandwidth of 140 kHz for a load of 1 pF. This op-amp has a Common Mode gain of -25 dB, an output slew rate of 32 $V / μs$, and a output voltage swing. The power consumption for the op-amp is $300μW$.

研究の動機と目的

  • ポータブルアナログシステムに適した低消費電力・低電圧2段階CMOSオペアンプの設計を目的とする。
  • フィードバック回路での安定動作を確保するため、高い位相マージン(≥60°)と十分な利得帯域幅積を達成することを目的とする。
  • スルーレートと出力電圧スイングを最適化しながら、消費電力を最小限に抑えること。
  • 位相マージンを制御し、アンプを安定化させるために、効果的なミラー補償とノーリング抵抗の実装を目的とする。
  • 1.8V電源下で、CMRR、ICMR、出力スイングといった厳密なアナログ性能指標を満たすこと。

提案手法

  • アンプは、差動入力段(M1, M2)とコンモンソース出力段(M6, M7)からなる2段階構造を採用し、バイアスには電流ミラー(M3–M5, M8)を用いる。
  • ミラー補償は、2pFの補償コンデンサ(Cc)と5kΩのノーリング抵抗(Rz)を用いて実施され、位相マージンの安定化と支配的極の制御がなされる。
  • 理論的解析により、小信号モデルを用いて主要パラメータを導出する:直流利得(Adc = gm1R1 × gm2R2)、極(p1 ≈ 1/(Cc × gm2 × R1 × R2))、ゼロ(z1 = gm2/Cc)。
  • 反復的最適化により設計を進める:Ccを2pFに設定し、位相マージンとスルーレートのバランスをとる。GBW = 100MHzおよびCcからgm1とgm2を計算する。
  • MOSFETのW/L比は、(W/L) = gm² / (μCox × 2ID) の式を用いてサイズ決定し、ICMR、出力スイング、ヘッドルームの制約を満たす。
  • Cadence Virtuosoを用いたDC、AC、トランジェント解析のシミュレーションにより、パラメータ最適化と性能検証を実施。

実験結果

リサーチクエスチョン

  • RQ1180nmプロセスにおいて、2段階CMOSオペアンプが、高い位相マージン(≥60°)と十分な利得帯域幅積を達成するには、どのように設計すればよいか?
  • RQ2位相マージン、スルーレート、帯域幅のバランスを最適化するための最適な補償コンデンサ(Cc)およびノーリング抵抗(Rz)の値は何か?
  • RQ31.8V電源下で低消費電力の条件下で、ICMR、出力スイング、利得要件を満たすために、MOSFETのW/L比をどのようにサイズ決定すればよいか?
  • RQ4理論的計算値とシミュレーション結果との間で、利得、帯域幅、位相マージンの面でどの程度一致するか?
  • RQ5低消費電力(≤300μW)のオペアンプが、10V/μs以上の高いスルーレートと、800mVpp以上の十分な出力スイングを達成できるか?

主な発見

  • 設計されたオペアンプは61.8°の位相マージンを達成し、60°の目標を上回っており、良好な安定性を示している。
  • オープンループ差動モード利得は67.5dBであり、60dB(1000V/V)の目標をわずかに上回っている。
  • ユニティゲイン帯域幅は131.9MHzに達し、100MHzの目標を上回っており、優れた周波数応答を示している。
  • スルーレートは上昇時29.7V/μs、下降時12.6V/μsであり、上昇エッジは10V/μsの要件を満たしている。
  • 出力電圧スイングは936mVppに達し、800mVppの最小要件を上回っている。
  • 消費電力は204μWであり、300μWの目標を大きく下回っており、効果的な低消費電力設計が実現されている。

より良い研究を、今すぐ始めましょう

論文の読解から最終レビューまで、研究時間を劇的に削減しましょう。

クレジットカード登録不要

このレビューはAIが作成し、人間の編集者が確認しました。