[論文レビュー] Development of the photomultiplier tube readout system for the first Large-Sized Telescope of the Cherenkov Telescope Array

Shu Masuda, Y. Konno+32 more|arXiv (Cornell University)|Sep 2, 2015

Radiation Detection and Scintillator Technologies参考文献 6被引用数 10

ひとこと要約

本論文は、チェレンコフ望遠鏡アレイ（CTA）の大型望遠鏡（LST）向けに、高速で低消費電力なフォトンマルチプライヤー管（PMT）読み出しシステムを提案する。このシステムは、アナログメモリASICのDRS4を用い、1 GHzでPMT信号をサンプリングし、1チャンネルあたり2.64 Wの消費電力で、0.2〜2000光電子のダイナミックレンジと、1光電子に対する信号対雑音比（SNR）5.26を達成しており、超高エネルギー（VHE）ガンマ線観測における夜空背景放射の効果的抑制を可能にする。

ABSTRACT

The Cherenkov Telescope Array (CTA) is the next generation ground-based very high energy gamma-ray observatory. The Large-Sized Telescope (LST) of CTA targets 20 GeV -- 1 TeV gamma rays and has 1855 photomultiplier tubes (PMTs) installed in the focal plane camera. With the 23 m mirror dish, the night sky background (NSB) rate amounts to several hundreds MHz per pixel. In order to record clean images of gamma-ray showers with minimal NSB contamination, a fast sampling of the signal waveform is required so that the signal integration time can be as short as the Cherenkov light flash duration (a few ns). We have developed a readout board which samples waveforms of seven PMTs per board at a GHz rate. Since a GHz FADC has a high power consumption, leading to large heat dissipation, we adopted the analog memory ASIC "DRS4". The sampler has 1024 capacitors per channel and can sample the waveform at a GHz rate. Four channels of a chip are cascaded to obtain deeper sampling depth with 4096 capacitors. After a trigger is generated in a mezzanine on the board, the waveform stored in the capacitor array is subsequently digitized with a low speed (33 MHz) ADC and transferred via the FPGA-based Gigabit Ethernet to a data acquisition system. Both a low power consumption (2.64 W per channel) and high speed sampling with a bandwidth of $>$300 MHz have been achieved. In addition, in order to increase the dynamic range of the readout we adopted a two gain system achieving from 0.2 up to 2000 photoelectrons in total. We finalized the board design for the first LST and proceeded to mass production. Performance of produced boards are being checked with a series of quality control (QC) tests. We report the readout board specifications and QC results.

研究の動機と目的

• LSTカメラにおけるPMTからの超短いチェレンコフ光パulses（数ナノ秒）を高精度で低雑音でサンプリングすること。
• 1ピクセルあたり数100 MHzに達する夜空背景放射（NSB）を、高速サンプリングによる統合時間の短縮によって低減すること。
• 大規模生産に適した信頼性の高い読み出し電子回路を実現するため、0.2〜2000光電子の広いダイナミックレンジと、1チャンネルあたり2.64 Wの低消費電力を達成すること。
• アナログおよびデジタル両方のトリガーシステムと互換性を持たせ、柔軟で高しきい値のガンマ線シャワー検出を可能にすること。
• 初代LSTに導入する前に、量産された基板のきめ細かな品質管理（QC）テストを通じてシステム性能を検証すること。

提案手法

• PMT信号を1 GHzでサンプリングするために、1チャンネルあたり1024個のコンデンサを用いたDRS4アナログメモリASICを採用。4チャンネルをカスケード接続することで、4096サンプルの深さを達成。
• 高速（1 GHz）FADCとは異なり、トリガ信号発生後に波形を保存したのちに低速（33 MHz）ADCでデジタル化することで、消費電力を低減。
• PMT信号全体にわたって0.2〜2000光電子のダイナミックレンジをカバーするため、二重増幅率（高増幅率および低増幅率）のシステムを実装。
• FPGAを用いたGigabit Ethernet（SiTCP経由）を統合し、データ取得システムへの高速データ転送を実現。
• 7-PMT読み出し基板をモジュラー構造で設計。高/低増幅率およびトリガーシグナルラインを別々に管理し、バックプレーンおよびミディアムボードを介して接続。
• アナログ（L0/L1ミディアムボード）およびデジタル（ピクセルレベルの分離）の2種類のトリガーモードをサポート。交換可能なミディアムボードを実装。

実験結果

リサーチクエスチョン

• RQ1 DRS4 ASICは、1 GHzの十分なサンプリング速度と300 MHzを超える帯域幅を達成できるか。これにより、PMTからの数ナノ秒未塔のチェレンコフ光パulsesを解像可能か。
• RQ2 DRS4ベースのシステムは、高信号忠実度と広いダイナミックレンジを維持しつつ、1チャンネルあたり2.64 W未満の低消費電力を達成できるか。
• RQ3 この読み出しアーキテクチャを用いた1光電子信号の実現可能な信号対雑音比（SNR）はどの程度か。
• RQ4 大規模カメラシステム（1855ピクセルのPMT）における大量生産下でも、線形性と低クロストークを維持できるか。
• RQ5 量産された基板の性能指標（雑音、クロストーク、非線形性）は、設計仕様と比較してどの程度か。

主な発見

• 高増幅率ラインでは、300 MHzを超える帯域幅を達成しており、FWHM（半値全幅）が2 ns未塔のガウス波形を解像可能である。
• 1光電子信号の信号対雑音比（SNR）は5.26で測定され、電荷分布に明確なピークが観察され、ピラミッドrmsは低雑音と一致していた。
• トリガーシグナルの時間ジッタは、1 GHzサンプリングレート下で1 ns未塔（rms）であり、シャワー再構築に必要な高精度なタイミングを確保していた。
• 全69基の品質管理済み基板において、0.2光電子未塔の雑音レベル（ゼロ信号イベントのrms）を示しており、電子的雑音が低いことを確認した。
• チャネル間最大クロストークは入力振幅の0.6%未塔であり、優れた信号分離性を示していた。
• 全基板において非線形性が理想応答の±5%以内に収まっており、0.2〜2000光電子の全ダイナミックレンジにわたり高い線形性を確認した。