[論文レビュー] Device Variability Analysis for Memristive Material Implication

Simon Michael Laube, Nima TaheriNejad|arXiv (Cornell University)|Jan 18, 2021

Advanced Memory and Neural Computing参考文献 42被引用数 6

ひとこと要約

本稿では、メモリスチブ材料インプリケーション（IMPLY）論理ゲートにおけるデバイスばらつきに関する解析的およびシミュレーションベースの研究を提示しており、信頼性に最も大きな影響を与える要因として、特に $v_{\text{on},Q}$ のしきい値電圧が特定された。本稿では、耐障害性のあるIMPLY動作のための新たな制約を導出し、単一ゲートおよび128×128 1T1Rクロスバー構造におけるシミュレーションによってその妥当性を検証した。その結果、スイッチング速度およびしきい値電圧のばらつきが、静的スイッチング条件を満たしても障害を引き起こす可能性があることが示された。

ABSTRACT

Currently, memristor devices suffer from variability between devices and from cycle to cycle. In this work, we study the impact of device variations on memristive Material Implication (IMPLY). New constraints for different parameters and variables are analytically derived and compared to extensive simulation results, covering single gate and 1T1R crossbar structures. We show that a static analysis based on switching conditions is not sufficient for an overall assessment of robustness against device variability. Furthermore, we outline parameter ranges within which the IMPLY gate is predicted to produce correct output values. Our study shows that threshold voltage is the most critical parameter. This work helps scientists and engineers to understand the pitfalls of designing reliable IMPLY-based calculation units better and design them with more ease. Moreover, these analyses can be used to determine whether a certain memristor technology is suitable for implementation of IMPLY-based circuits and systems.

研究の動機と目的

• デバイス間ばらつきおよびサイクルごとのばらつきがメモリスチブIMPLY論理の性能に与える影響を分析すること。
• クロスバーアーキテクチャにおけるIMPLYゲートの信頼性を損なう主要なデバイスパラメータを同定すること。
• パラメータ変動下での耐障害性のあるIMPLY動作のための解析的導出による制約を確立すること。
• 単一ゲートおよび128×128 1T1Rクロスバー構成における広範なシミュレーションを通じて、これらの制約を検証すること。
• IMPLYベースのインメモリコンピューティングシステムに適したメモリスチブ技術の選定に関する設計指針を提供すること。

提案手法

• 静的スイッチング条件および状態変化ダイナミクスに基づき、IMPLYゲート動作の解析的制約を導出する。
• 広く採用されているメモリスチブモデル（例：Joglekar-Williamsモデルまたは類似モデル）を用いて、パラメータ変動下でのデバイス動作をシミュレートする。
• $R_{\text{on}}$, $R_{\text{off}}$, $v_{\text{on}}$, $v_{\text{off}}$, $k_{\text{on}}$, $k_{\text{off}}$ の変動を制御した条件下で、単一ゲートシミュレーションを実施し、制約の妥当性を検証する。
• スケーラビリティおよびばらつきの集積的影響を評価するため、128×128 1T1Rクロスバーアレイへの分析を拡張する。
• 出力状態を解釈し、抵抗値の変動による誤分類を検出するため、複数の論理しきい値方式（1/2、1/3、TTL）を適用する。
• 主要な故障モードおよびパラメータ感受性を特定するための効率的なシミュレーション結果の提示方法を導入する。

実験結果

リサーチクエスチョン

• RQ1 メモリスチブパラメータのデバイス間およびサイクルごとのばらつきが、IMPLYゲート出力の正しさにどのように影響するか？
• RQ2 しきい値電圧、抵抗、スイッチング速度といったパラメータのうち、IMPLY動作において最もばらつきに敏感なものは何か？
• RQ3 静的スイッチング条件の制約だけでは、大規模なクロスバー配列における耐障害性のあるIMPLY動作を保証できるか？
• RQ4 メモリスチブ $P$ と $Q$ 間のスイッチング速度の不一致が、クロスバー構成においてどの程度論理エラーを引き起こすか？
• RQ5 提案された解析的制約は、シミュレーションで観察された故障モードを正確に予測できるか？また、異なる論理しきい値方式はエラー検出にどのように影響するか？

主な発見

• しきい値電圧、特に $v_{\text{on},Q}$ が、IMPLYゲートの信頼性に最も大きな影響を与える要因であると特定された。
• 静的スイッチング条件の分析だけでは、耐障害性の評価が不十分であることが示された。なぜなら、スイッチング速度の動的不一致が、条件を満たしても障害を引き起こす可能性があるからである。
• スイッチング速度のばらつきに関しては、$\Delta k_{\text{on},P} \leq -20\%$ かつ $\Delta k_{\text{on},Q} \geq +20\%$、またはその逆の場合に障害が発生し、これはクロスバー構成における主要な障害要因であることを示している。
• $k_{\text{off}}$ の変動が $k_{\text{off},P}$ で±20%を超える、$k_{\text{off},Q}$ で±40%を超える場合、初期化エラーが発生するが、フィードバックベースの初期化方式によってこれを軽減できる。
• 1/2または1/3の論理しきい値方式下で抵抗値が500 kΩ未満または1.5 MΩを超えると、論理誤分類が発生し、完全なシミュレーションなしで予測可能である。
• 導出された制約は、単一ゲートおよびクロスバーの両方のシミュレーションで故障モードを正確に予測でき、設計指針および技術選定への応用が有効であることが検証された。