[論文レビュー] DSAC: Low-Cost RowHammer Mitigation Using In-DRAM Stochastic and Approximate Counting Algorithm

Seungki Hong, Dongha Kim+5 more|arXiv (Cornell University)|Feb 7, 2023

Low-power high-performance VLSI design被引用数 15

ひとこと要約

DSACは、RowhammerとPassing Gate Effectを緩和するために、Time-Weighted Countingを用いたDRAM内のStochastic and Approximate Countingを導入し、従来のカウンターベース手法より最大撹乱を49x低減します。

ABSTRACT

This paper provides the fundamental mechanisms of two types of row activation-induced bit flips and proposes in-DRAM protection techniques. RowBleed occurs when a victim row experiences charge leakage due to transistor's threshold voltage lowering induced by long activation of a neighboring aggressor row. Therefore, this paper proposes Time-Weighted Counting for RowBleed mitigation, which assigns greater counter weights to rows that are activated for longer durations. On the other hand, RowHammer occurs when a victim row experiences electron injection due to frequent activation of a neighboring aggressor row. Similarly, Extended RowHammer, the phenomenon where victim rows are two rows beyond aggressor rows, is also caused by electron injection due to frequent activation of a neighboring aggressor row. Consequently, accurate detection of aggressor rows is crucial. Therefore, this paper proposes RowHammer mitigation algorithm named DSAC (in-DRAM Stochastic and Approximate Counting algorithm), which utilizes a replacement probability that adjusts based on the count of the old row. This paper introduces a RowHammer protection index called Maximum Disturbance, which measures the maximum accumulated number of row activations within an observation period. The experimental results demonstrate that DSAC can achieve 133x lower Maximum Disturbance than the state-of-the-art counter-based algorithm.

研究の動機と目的

• 2つの活性化によるビット反転（Passing Gate Effect と Rowhammer）とそれらのシステムレベルへの影響を理解する。
• stochastic replacement と approximate counting を用いて decoy-rows をフィルタリングする in-DRAM DSAC を提案する。
• Time-Weighted Counting で Passing Gate Effect を緩和する。
• MR4 が有効なシステムへ対応するために MPA_tREFIe に連動した適応的な TRR_TH を開発する。

提案手法

• decoy-rows をフィルタリングする stochastic replacement を備えた in-DRAM DSAC を導入する。
• 領域を削減するために Approximate Counting（Space-Saving style）を適用する。
• Passing Gate Effect を緩和するために W_C = alpha * log2(tRAS / tRASmin) を用いた Time-Weighted Counting を実装する。
• MR4 に対処するため RH_TH と MPA_tREFIe に基づく適応的な TRR_TH を定義する。
• 4 つのカウント表、PRNG seed mixer、LFSR、Probability LUT、および P(r) = 1 / (min_cnt + 1) を用いた DSAC アルゴリズムを備えたアーキテクチャを提示する。
• Ce（カウント誤差）境界と面積推定を示す疑似コードと解析を提供する。

実験結果

リサーチクエスチョン

• RQ1 厳格なカウンタ予算の下で decoy-rows をどのようにフィルタリングして Rowhammer の検出を保持できるか。
• RQ2 MR4 のようなメモリ標準の制約の下で in-DRAM DSAC は効果的な TRR を維持できるか。
• RQ3 double-sided hammer に対抗するために MPA_tREFIe の変化に対して TRR_TH をどのように適応させるべきか。
• RQ4 DSAC による Rowhammer 緩和（Maximum Disturbance）の達成可能な改善は何か。

主な発見

• DSAC は最先端のカウンターベースアルゴリズムより Maximum Disturbance を 49x低減している。
• Time-Weighted Counting は長いアクティベーションを重み付けして Passing Gate Effect を緩和する。
• DSAC は stochastic replacement によって decoy-rows をフィルタリングし、カウントテーブル内の Rowhammer 行を保持する。
• MPA_tREFIe に連動した適応的な TRR_TH は MR4 シナリオでの保護を改善する。
• アーキテクチャはスケーラブルなカウンタ予算をサポートし、効果的な TRR 運用を維持する。