[論文レビュー] Error tracing in linear and concatenated quantum circuits

Ritajit Majumdar, Saikat Basu+2 more|arXiv (Cornell University)|Dec 23, 2016

Quantum Computing Algorithms and Architecture参考文献 23被引用数 8

ひとこと要約

本稿では、誤り発生確率がしきい値を超えた場合にのみ動的に量子誤り訂正（QECC）ブロックを配置する誤りトレーシング技術を提案する。この手法により、線形および連結量子回路の両方においてQECCのオーバーヘッドを低減できる。ゲート誤りとメモリ誤りの発生確率を組み合わせ、フェイルセーフゲート設計を統合することで、必要なQECCブロック数を劇的に削減する。線形回路ではしばしばゼロにまで減少し、連結コードでは顕著な節約が達成されるが、フェイルセーフ性は損なわれない。

ABSTRACT

Descriptions of quantum algorithms, communication etc. protocols assume the existence of closed quantum system. However, real life quantum systems are open and are highly sensitive to errors. Hence error correction is of utmost importance if quantum computation is to be carried out in reality. Ideally, an error correction block should be placed after every gate operation in a quantum circuit. This increases the overhead and reduced the speedup of the quantum circuit. Moreover, the error correction blocks themselves may induce errors as the gates used for error correction may be noisy. In this paper, we have proposed a procedure to trace error probability due to noisy gates and decoherence in quantum circuit and place an error correcting block only when the error probability exceeds a certain threshold. This procedure shows a drastic reduction in the required number of error correcting blocks. Furthermore, we have considered concatenated codes with tile structure layout lattice architecture[25][21],[24] and SWAP gate based qubit transport mechanism. Tracing errors in higher levels of concatenation shows that, in most cases, after 1 or 2 levels of concatenation, the number of QECC blocks required become static. However, since the gate count increases with increasing concatenation, the percentage saving in gate count is considerably high.

研究の動機と目的

• 実世界の量子回路における量子誤り訂正のリソースオーバーヘッドを削減すること。具体的には、各ゲートの後に余分なQECCブロックを配置しないこと。
• 繰り返し誤り訂正が速度を低下させ、リソースコストを増加させるノイズの多い量子系における誤り伝搬の課題に対処すること。
• 誤り発生確率が事前に定義された限界を超えた場合にのみQECCをトリガーするしきい値ベースの誤りトレーシング機構を開発すること。
• ラティス構造を用いた連結量子コードにこの技術を拡張し、ゲート数とQECCブロック数の顕著な削減を示すこと。
• 現実的な誤りモデル下で、複数の量子コンputing技術（例：イオントラップ、超伝導、中性原子）を対象に、この手法の評価を行うこと。

提案手法

• ゲートレベル誤りとメモリ（デコherence）誤りを別々に追跡するため、パウリ誤りモデルに基づく確率的誤りトレーシングモデルを用いる。
• ゲート処理中のアイドル量子ビットの持続時間も考慮し、時間経過に伴う累積誤り発生確率を事前計算するオフラインアルゴリズムを採用する。
• 誤り伝搬を制限するために、フェイルセーフゲートをQECCブロックに統合する。これにより、補正回路がノイズを含んでも誤り伝搬が制限される。
• 線形回路と連結コードの両方への適用を実施。バコン＝ショア、スティール、ニルコードを含む、タイル構造のラティスレイアウトを用いたものも含む。
• 連結アーキテクチャでは、実際の量子ビット移動と誤り蓄積をモデル化するため、SWAPベースの量子ビット輸送を適用する。
• ゲート誤り確率とメモリ誤り確率を統合し、回路セグメントごとの合計誤り発生確率を計算する。

実験結果

リサーチクエスチョン

• RQ1 線形量子回路において、誤りトレーシングはフェイルセーフ性を損なわせることなく、必要なQECCブロック数を削減できるか？
• RQ2 連結量子回路における誤り発生確率はどのように変化するか？また、どの時点で安定化するか？
• RQ3 異なる量子コンピューティング技術（例：イオントラップ、超伝導）は、しきい値ベースのQECC配置の有効性にどのような影響を与えるか？
• RQ4 動的誤りトレーシングを用いることで、連結コードにおけるゲート数とリソースオーバーヘッドはどの程度削減可能か？
• RQ5 QECCブロックにフェイルセーフゲートを用いることで、補正回路がノイズを含んでも誤り伝搬が抑制されるか？

主な発見

• 提案手法により、誤り発生確率が低い場合、多くの線形量子回路で必要なQECCブロック数がゼロにまで削減される。
• 連結コードでは、1〜2段階の連結で必要なQECCブロック数が定常的になることが示され、誤り耐性の収束が確認された。
• イオントラップおよび超伝導技術では、最大99.98％のQECCブロック削減が達成され、一部のベンチマーク回路では99％を超える節約が得られた。
• 量子ドットや中性原子のような高誤り率技術に対しても、連結コードアーキテクチャでは依然として顕著な節約が得られ、最大98.5％の削減が達成された。
• 連結段階が増加してもゲート数の削減率は高く維持され、スケーラビリティと効率性が実証された。
• QECCブロックにフェイルセーフゲートを用いることで、補正回路がノイズを含んでも誤り伝搬が抑制されることを確認し、本手法の頑健性が裏付けられた。