[论文解读] Exploration of Performance and Energy Trade-offs for Heterogeneous Multicore Architectures

Anastasiia Butko, Florent Bruguier+3 more|arXiv (Cornell University)|Feb 6, 2019

Parallel Computing and Optimization Techniques参考文献 27被引用 4

一句话总结

本文通过在三星 Exynos Octa 5422 平台上的 gem5 和 McPAT 仿真，研究了单 ISA 异构多核架构中的性能与能耗权衡。结果表明，与仅使用两种核心类型相比，引入三种核心类型（A7、A9、A15）可使能效提升高达 2.3 倍，性能提升高达 1.5 倍，具体取决于工作负载特性。

ABSTRACT

Energy-efficiency has become a major challenge in modern computer systems. To address this challenge, candidate systems increasingly integrate heterogeneous cores in order to satisfy diverse computation requirements by selecting cores with suitable features. In particular, single-ISA heterogeneous multicore processors such as ARM big.LITTLE have become very attractive since they offer good opportunities in terms of performance and power consumption trade-off. While existing works already showed that this feature can improve system energy-efficiency, further gains are possible by generalizing the principle to higher levels of heterogeneity. The present paper aims to explore these gains by considering single-ISA heterogeneous multicore architectures including three different types of cores. For this purpose, we use the Samsung Exynos Octa 5422 chip as baseline architecture. Then, we model and evaluate Cortex A7, A9, and A15 cores using the gem5 simulation framework coupled to McPAT for power estimation. We demonstrate that varying the level of heterogeneity as well as the different core ratio can lead to up to 2.3x gains in energy efficiency and up to 1.5x in performance. This study further provides insights on the impact of workload nature on performance/energy trade-off and draws recommendations concerning suitable architecture configurations. This contributes in fine to guide future research towards dynamically reconfigurable HSAs in which some cores/clusters can be disabled momentarily so as to optimize certain metrics such as energy efficiency. This is of particular interest when dealing with quality-tunable algorithms in which accuracy can be then traded for compute effort, thereby enabling to use only those cores that provide the best energy-efficiency for the chosen algorithm.

研究动机与目标

• 研究增加架构异质性（特别是引入三种不同的核心类型）对单 ISA 异构系统中性能与能效的影响。
• 基于工作负载的计算与内存访问模式，识别适用于不同工作负载的最优核心比例与配置。
• 通过分析工作负载特定的性能-能耗权衡，为未来可动态重构的异构系统研究提供指导。
• 评估使用质量可调算法将应用质量需求与能效核心配置相匹配的可行性。

提出的方法

• 使用 gem5 周期近似仿真框架，对三星 Exynos Octa 5422 架构上的 ARM Cortex A7、A9 和 A15 核心进行建模与性能评估。
• 集成 McPAT 以实现精确的功耗估算，支持性能-能耗权衡分析。
• 利用 Rodinia 基准测试套件开展全面的设计空间探索，以评估多种工作负载类型。
• 分析工作负载特征（如并行度、计算复杂度和通信模式），并将其与最优核心配置相关联。
• 评估多种配置，包括 4A15/4A7（基线）、1A7/6A9/1A15、2A7/5A9/1A15 和 6A7/1A9/1A15，以比较其性能与能效。
• 提出一种基于工作负载行为（包括内存带宽与延迟限制）的核心类型选择方法。

实验结果

研究问题

• RQ1 在单 ISA 异构多核系统中，增加核心类型数量如何影响性能与能效？
• RQ2 在何种核心类型与比例配置下，能为不同工作负载类别提供最佳性能与能效？
• RQ3 工作负载特定的特征（如并行度、计算强度和内存访问模式）如何影响性能-能耗权衡？
• RQ4 质量可调算法能否有效映射到可动态重构的异构系统中，在不牺牲所需输出质量的前提下提升能效？

主要发现

• 采用三种核心类型（A7、A9、A15）的配置相比基线的 4A15/4A7 配置，能效最高提升 2.3 倍，性能最高提升 1.5 倍。
• 对于具有浮点运算的计算密集型工作负载，有序执行核心（A15 和 A9）由于具备更好的指令级并行性，显著优于顺序执行的 A7 核心。
• 对于内存延迟受限的工作负载，A9 核心提供了最佳平衡，因为 A15 核心虽功耗高，但性能增益并不成比例。
• 对于内存带宽受限的工作负载，A7 核心表现最优，因其功耗低且性能可接受，更快的核心无法减少空闲时间。
• 对于大多数工作负载，尤其是执行区域特征混合的工作负载，三核心配置优于双核心配置。
• 最优核心选择取决于工作负载的特定瓶颈：A7 适用于带宽受限，A9 适用于延迟受限，A15 适用于计算密集型工作负载。