[論文レビュー] Fast Quantum Modular Exponentiation Architecture for Shor's Factorization Algorithm

Archimedes Pavlidis, Dimitris Gizopoulos|arXiv (Cornell University)|Jul 2, 2012

Quantum Computing Algorithms and Architecture被引用数 14

ひとこと要約

この論文は、ドレーパーのQFTベースのアダーバーを活用して、定数に対する量子乗算器・除算器を効率的に構築することで、シャオアの因数分解アルゴリズムにおける高速で深さ最適化された量子モジュラーエクスポネンシエーションアーキテクチャを提示する。この設計は、9n+2量子ビットのみを用いて、回路の深さを約2000n²、総合的な量子コストを1600n³にまで低減しており、近似QFT実装を用いることで深さを3倍以上削減可能である。

ABSTRACT

We present a novel and efficient in terms of circuit depth design for Shor's quantum factorization algorithm. The circuit effectively utilizes a diverse set of adders based on the quantum Fourier transform (QFT) Draper's adders to build more complex arithmetic blocks: quantum multiplier/accumulators by constants and quantum dividers by constants. These arithmetic blocks are effectively architected into a generic modular quantum multiplier which is the fundamental block for modular exponentiation circuit, the most computational intensive part of Shor's algorithm. The proposed modular exponentiation circuit has a depth of about $2000n^{2}$ and requires $9n+2$ qubits, where $n$ is the number of bits of the classical number to be factored. The total quantum cost of the proposed design is $1600n^{3}$. The circuit depth can be further decreased by more than three times if the approximate QFT implementation of each adder unit is exploited.

研究の動機と目的

• シャオア因数分解アルゴリズムで最も計算負荷の高いモジュラーエクスポネンシエーションの回路深さを低減すること。
• 定数乗算および除算に適したQFTベースのアダーバーを用いた効率的な量子算術アーキテクチャを設計すること。
• 大規模因数分解を実現するにあたり、高効率を維持しながらも量子ビット要件を最小限に抑えること。
• リソース使用を最適化することで、近い将来の量子ハードウェアにおけるシャオアアルゴリズムの実用的実装を可能にすること。
• 近似QFTが回路深さを低減するにあたり、正確性を損なわずにどの程度の効果をもたらすかを検討すること。

提案手法

• 著者らは、量子フーリエ変換（QFT）ベースのアダーバーを基本ブロックとして用い、量子算術回路を構築する。
• QFTアダーバーを活用して定数用の量子乗算器/アキュムレータおよび除算回路を設計し、効率的なモジュラー算術を実現する。
• これらのモジュールは、シャオアアルゴリズムにおけるモジュラーエクスポネンシエーションの核となる汎用量子モジュラーマルチプライヤーに統合される。
• モジュラーエクスポネンシエーション回路は、回路深さと量子ビット数の最小化を最優先に合成される。
• 各アダーバー部に近似QFT実装を導入することで、深さを3倍以上も削減する。
• 量子コスト、深さ、量子ビット要件について形式的解析を行い、回路合成と複雑度解析によって結果を検証する。

実験結果

リサーチクエスチョン

• RQ1 回路深さと量子ビット数の観点から、どのようにして量子モジュラーエクスポネンシエーションをより効率化できるか？
• RQ2 QFTベースのアダーバーを、乗算器や除算器といった上位レベルの算術ブロックに最適に統合する方法は何か？
• RQ3 近似QFT実装を用いることで、モジュラーエクスポネンシエーション回路の深さをどの程度まで低減できるか？
• RQ4 定数算術演算を用いて、スケーラブルで低深さの量子アーキテクチャをシャオア因数分解に適した形で設計できるか？
• RQ5 近似QFTをモジュラーエクスポネンシエーション回路に適用する際、正確性と深さの間にはどのようなトレードオフが生じるか？

主な発見

• 提案されたモジュラーエクスポネンシエーション回路は、因数分解対象のnビット数に対して、深さが約2000n²に達する。
• この設計は、従来の手法と比較して顕著にリソースのオーバーヘッドを低減し、わずか9n+2量子ビットで実現できる。
• 回路の総合的量子コストは1600n³であり、深さとリソース使用量の間で効率的なトレードオフを実現している。
• アダーバー部に近似QFTを適用することで、回路深さが3倍以上も削減された。
• 低深さと控えめな量子ビット数の両立により、スケーラブルであり、近い将来の量子プロセッサへの実装に適している。
• QFTベースのアダーバーを定数算術ブロックに統合することで、シャオアアルゴリズムの核たるモジュラーエクスポネンシエーションの高効率化が実現された。