[論文レビュー] GenGNN: A Generic FPGA Framework for Graph Neural Network Acceleration

Stefan Abi-Karam, Yuqi He+4 more|arXiv (Cornell University)|Jan 20, 2022

Advanced Memory and Neural Computing被引用数 9

ひとこと要約

GenGNN は、高水準合成（HLS）を用いて多様なグラフニューラルネットワーク（GNN）モデルを高速化する汎用的でオープンソースのFPGAフレームワークであり、グラフの事前処理を必要とせず、リアルタイムの推論を可能にする。GCN、GIN、GAT、PNA、DGN、VNモデルの各モデル固有のコンponentsと統一されたメッセージパッシングアーキテクチャを組み合わせることで、CPUに対して最大25倍、GPUに対して最大13倍の高速化を達成する。

ABSTRACT

Graph neural networks (GNNs) have recently exploded in popularity thanks to their broad applicability to ubiquitous graph-related problems such as quantum chemistry, drug discovery, and high energy physics. However, meeting demand for novel GNN models and fast inference simultaneously is challenging because of the gap between the difficulty in developing efficient FPGA accelerators and the rapid pace of creation of new GNN models. Prior art focuses on the acceleration of specific classes of GNNs but lacks the generality to work across existing models or to extend to new and emerging GNN models. In this work, we propose a generic GNN acceleration framework using High-Level Synthesis (HLS), named GenGNN, with two-fold goals. First, we aim to deliver ultra-fast GNN inference without any graph pre-processing for real-time requirements. Second, we aim to support a diverse set of GNN models with the extensibility to flexibly adapt to new models. The framework features an optimized message-passing structure applicable to all models, combined with a rich library of model-specific components. We verify our implementation on-board on the Xilinx Alveo U50 FPGA and observe a speed-up of up to 25x against CPU (6226R) baseline and 13x against GPU (A6000) baseline. Our HLS code will be open-source on GitHub upon acceptance.

研究の動機と目的

• 急速に進化するGNNモデルに対応できる汎用的で拡張可能なFPGAアクセラレータの不足を解消すること。
• グラフの事前処理や分割の必要を排除することで、リアルタイムのGNN推論を実現すること。
• スパース行列乗算で表現できないものも含め、既存および新規のGNNアーキテクチャを幅広くサポートすること。
• FPGAへの迅速な展開を可能にする、ハードウェア最適化済みコンponentsを備えたオープンソースで再利用可能なフレームワークを提供すること。
• 多様なGNNモデルにおいて高いパフォーマンスを発揮するとともに、将来のモデル拡張に対しても柔軟性を維持すること。

提案手法

• すべてのGNNモデルに適用可能な汎用的なメッセージパッシングアーキテクチャを設計し、コアな計算パターンを抽象化すること。
• アテンション、エッジ埋め込み、方向性アグリゲーションなどの固有の演算を処理するため、HLSを用いてモデル固有のコンponentsを実装すること。
• ノード埋め込みとメッセージパッシングの計算をパイプライン化するストリーミングベースのパイプライン技術を活用し、レイテンシとメモリ使用量を低減すること。
• 直接生の入力グラフを処理できるゼロ事前処理パイプラインを統合し、リアルタイム処理を可能にすること。
• Xilinx Alveo U50 FPGAへのデプロイメントを想定し、効率的で合成可能なC++コードを生成するため、高水準合成（HLS）を活用すること。
• オンチップメモリ管理とオフチップデータストリーミングを活用して、大規模グラフへの対応を拡張すること。

実験結果

リサーチクエスチョン

• RQ1 1つのFPGAフレームワークが、モデル固有のハードウェア再設計を要せず、多様なGNNモデルで高いパフォーマンスを達成できるか？
• RQ2 ストリーミングベースのパイプライン技術は、メモリ容量の増加を伴わずにレイテンシをどの程度低減できるか？
• RQ3 動的または不規則なグラフワークロードに対して、ゼログラフ事前処理でリアルタイムのGNN推論をどの程度効果的に実現できるか？
• RQ4 複数のGNNモデルとデータセットにおいて、CPUおよびGPUベースラインと比較して、このフレームワークがどの程度のパフォーマンス向上を達成するか？
• RQ5 オンチップメモリ容量を超える大規模グラフに対しても、高いスループットを維持しながらスケーラブルに拡張できるか？

主な発見

• MolHIVデータセットにおけるDGNモデルでは、GenGNNがCPUに対して最大25.96倍、GPUに対して最大25.96倍の高速化を達成し、複雑なGNNの高速化効果を実証した。
• MolPCBAデータセットでは、GenGNNがGPUに対して17.66倍、CPUに対して9.69倍の高速化を達成し、多様なモデルで一貫したパフォーマンス向上を確認した。
• ストリーミングベースのパイプライン技術により、非パイプライン実行と比較してレイテンシが最大1.92倍まで低減され、ノード処理とメッセージ処理のレイテンシに偏りがあるグラフで特に顕著な改善が得られた。
• Coraグラフでは、CPUに対して1.49–1.95倍、GPUに対して2.44倍の高速化を達成し、オンチップメモリ制限がある大規模グラフに対してもスケーラビリティを示した。
• GenGNNは、GCN、GIN、GAT、PNA、DGN、VNの6つのGNNモデルを再アーキテクチャリングなしにサポートでき、その汎用性と拡張性を実証した。
• GitHub上でHLSコードをオープンソースとして公開したことで、研究コミュニティによる再現性の確保と今後の拡張が可能になった。