[論文レビュー] Hybrid Architectures with Few-Bit ADC Receivers: Achievable Rates and Energy-Rate Tradeoffs

Jianhua Mo, Ahmed Alkhateeb+2 more|arXiv (Cornell University)|May 2, 2016

Radio Frequency Integrated Circuit Design参考文献 61被引用数 6

ひとこと要約

本稿では、多数のMIMOシステムにおける少数ビットADCを用いた一般化されたハイブリッドアナログ/デジタルビームフォーミングアーキテクチャを提案する。このアーキテクチャは、低分解能ADCと少数のRFチェーンを組み合わせるものであり、チャネルインバージョンおよびSVDベースの伝送における実現可能レートを導出している。1〜2ビットのADCが、エネルギー効率とスペクトル効率のトレードオフにおいてほぼ最適な性能を達成し、全分解能および1ビットADCシステムを凌駕することが示された。

ABSTRACT

Hybrid analog/digital architectures and receivers with low-resolution analog-to-digital converters (ADCs) are two low power solutions for wireless systems with large antenna arrays, such as millimeter wave and massive MIMO systems. Most prior work represents two extreme cases in which either a small number of RF chains with full-resolution ADCs, or low resolution ADC with a number of RF chains equal to the number of antennas is assumed. In this paper, a generalized hybrid architecture with a small number of RF chains and finite number of ADC bits is proposed. For this architecture, achievable rates with channel inversion and SVD based transmission methods are derived. Results show that the achievable rate is comparable to that obtained by full-precision ADC receivers at low and medium SNRs. A trade-off between the achievable rate and power consumption for different numbers of bits and RF chains is devised. This enables us to draw some conclusions on the number of ADC bits needed to maximize the system energy efficiency. Numerical simulations show that coarse ADC quantization is optimal under various system configurations. This means that hybrid combining with coarse quantization achieves better energy-rate trade-off compared to both hybrid combining with full-resolutions ADCs and 1-bit ADC combining.

研究の動機と目的

• 高分解能ADCを搭載したフルデジタルな巨大MIMO受信機の高い消費電力の問題を解決すること。
• 極端なアーキテクチャの限界を克服すること：少数のRFチェーンを有する全分解像ADC、または全RFチェーン数を有する1ビットADC。
• 有限分解像のADCと少数のRFチェーンを備えた一般化されたハイブリッドアーキテクチャを提案し、エネルギー-レートトレードオフの向上を図ること。
• チャネルインバージョンおよびSVDベースのプレフィンギングにおける実現可能レートの閉形式表現を導出すること。
• システムのエネルギー効率を最大化するために、ADCビット数およびRFチェーン数を最適化すること。

提案手法

• 少数のRFチェーンと有限分解像ADCを備えたハイブリッドアナログ/デジタルビームフォーミングアーキテクチャを提案する。
• チャネルインバージョンおよびSVDベースのプレフィンギングの2つの伝送方式における実現可能レートの式を導出する。
• 量子化受信下でのシステム性能を特徴付けるために、相互情報量の上界と条件付きエントロピー解析を用いる。
• ジェンセンの不等式およびバイナリエントロピー関数の凸性を用いて、量子化出力の条件付きエントロピーを上限付ける。
• 有効チャネルゲインを、有効プレフィンギング-コンビニング行列の最大特異値を用いてモデル化する。
• ADCビット深度およびRFチェーン数の変動に伴う消費電力とスペクトル効率の分析を通じて、エネルギー-レートトレードオフを最適化する。

実験結果

リサーチクエスチョン

• RQ1 有限分解像ADCと少数のRFチェーンを有するハイブリッドビームフォーミングシステムの実現可能レート性能はどの程度か？
• RQ2 低SNRおよび中SNRにおいて、全分解像ADCシステムと比較して、このシステムの性能はいかがなっているか？
• RQ3 ハイブリッドMIMOアーキテクチャにおいて、エネルギー効率を最大化する最適なADCビット数は何か？
• RQ4 粗い量子化（1〜2ビット）は、エネルギー-レートトレードオフにおいて、全分解像および1ビットADCを上回る性能を示すか？
• RQ5 RFチェーン数とADC分解像が、スペクトル効率および消費電力にどのように同時に影響を与えるか？

主な発見

• SVDベースのプレフィンギングにおいて特に顕著に、1〜2ビットADCを用いた場合の実現可能レートは、低SNRおよび中SNRにおいて全分解像ADC受信機と同等の性能を示す。
• 粗いADC量子化（1〜2ビット）が、エネルギー-レートトレードオフにおいて最良の性能を達成し、全分解像および1ビットADCシステムを上回る。
• 2ビットADCを搭載したシステムは、全分解像ADCと比較して顕著に消費電力を低減しながら、ほぼ容量性能に近い性能を達成する。
• RFチェーン数は性能に強く影響を与えるが、少数のチェーンであっても1〜2ビットADCを用いることで高いスペクトル効率を維持できる。
• 数値的結果により、さまざまなシステム構成（アンテナ数やSNR領域の違いを含む）において、1〜2ビットADCがエネルギー効率を最大化することが確認された。