Skip to main content
QUICK REVIEW

[論文レビュー] Hybrid Gate-Based and Annealing Quantum Computing for Large-Size Ising Problems

Chen-Yu Liu, Hsi‐Sheng Goan|arXiv (Cornell University)|Aug 5, 2022
Quantum Computing Algorithms and Architecture被引用数 5
ひとこと要約

本稿では、ゲートベース量子コンピュータと量子アニーリング機を組み合わせることで、現在のハードウェアの限界を超えた大規模なイジング問題を解けるハイブリッド量子コンピューティングフレームワーク、Large-System Sampling Approximation (LSSA) を提案する。問題をより小さなサブシステムに分解し、それぞれを独立して解き、変分量子エイゲンサーバー(VQE)を用いて振幅寄与を最適化することで、5キュービットのゲートベースプロセッサのみを用いてレベル2近似で最大5120変数のQUBO問題を解くことが可能となり、ポートフォリオ最適化およびランダムイジング問題において優れた性能を示した。

ABSTRACT

One of the major problems of most quantum computing applications is that the required number of qubits to solve a practical problem is much larger than that of today's quantum hardware. We propose an algorithm, called large-system sampling approximation (LSSA), to solve Ising problems with sizes up to $N_{ m{gb}}2^{N_{ m{gb}}}$ by an $N_{ m{gb}}$-qubit gate-based quantum computer, and with sizes up to $N_{ m{an}}2^{N_{ m{gb}}}$ by a hybrid computational architecture of an $N_{ m{an}}$-qubit quantum annealer and an $N_{ m{gb}}$-qubit gate-based quantum computer. By dividing the full-system problem into smaller subsystem problems, the LSSA algorithm then solves the subsystem problems by either gate-based quantum computers or quantum annealers, optimizes the amplitude contributions of the solutions of the different subsystems with the full-problem Hamiltonian by the variational quantum eigensolver (VQE) on a gate-based quantum computer, and determines the approximated ground-state configuration. We apply the level-1 approximation of LSSA to solving fully-connected random Ising problems up to 160 variables using a 5-qubit gate-based quantum computer, and solving portfolio optimization problems up to 4096 variables using a 100-qubit quantum annealer and a 7-qubit gate-based quantum computer. We demonstrate the use of the level-2 approximation of LSSA to solve the portfolio optimization problems up to 5120 ($N_{ m{gb}}2^{2N_{ m{gb}}}$) variables with pretty good performance by using just a 5-qubit ($N_{ m{gb}}$-qubit) gate-based quantum computer. The completely new computational concept of the hybrid gate-based and annealing quantum computing architecture opens a promising possibility to investigate large-size Ising problems and combinatorial optimization problems, making practical applications by quantum computing possible in the near future.

研究の動機と目的

  • 現在の量子ハードウェアにおけるスケーラビリティのギャップに対処し、実用的な問題が利用可能なキュービット数よりもはるかに多いキュービットを要する現象を解消すること。
  • 個々の量子プロセッサのキュービット容量を超えた大規模なイジングおよびQUBO問題を解けるようにすること。
  • ゲートベース量子コンピュータと量子アニーリング機を両方活用するハイブリッドアーキテクチャを構築し、問題サイズのスケーラビリティを向上させること。
  • 階層的分解とVQEベースの振幅最適化が、近い将来の装置において高品質な近似解をもたらすことを実証すること。

提案手法

  • 大規模なイジング問題を、限られたキュービット数のハードウェアで処理可能なより小さなサブシステムに、階層的分解戦略を用いて分解する。
  • 利用可能なハードウェアに応じて、サブシステムをゲートベース量子コンピュータ(小規模なサブシステムの場合)または量子アニーリング機(大規模なサブシステムの場合)で解く。
  • ゲートベース量子コンピュータ上で変分量子エイゲンサーバー(VQE)を用いてサブシステム解の振幅寄与を最適化し、全システムの基底状態を再構築する。
  • レベル1およびレベル2の近似を適用する:レベル1では $ N_{\text{gb}} $-キュービットのハードウェアを用いて最大 $ N_{\text{gb}}2^{N_{\text{gb}}} $ 変数の問題を解けるが、レベル2では再帰的分解により $ N_{\text{gb}}2^{2N_{\text{gb}}} $ 変数にまで拡張可能である。
  • 正確な対角化とシミュレータ(例:ibmq_qasm-simulator)を用いて性能を評価し、近似比は $ R_{\text{ar}} = \frac{\text{LSSA GSE}}{\text{Exact GSE}} $ で定義される。
  • パラメータ化された量子回路におけるもつれ戦略(完全もつれまたは線形もつれ)を採用し、シミュレーションでは2層の完全もつれが最良の性能を示した。

実験結果

リサーチクエスチョン

  • RQ1ゲートベースとアニーリングのハイブリッド量子アーキテクチャは、個々のプロセッサの物理的キュービット数をはるかに超えたイジング問題を解くことができるか?
  • RQ2LSSAによる階層的分解は、異なる問題サイズやサブシステム構成において、解の品質とスケーラビリティにどのように影響を与えるか?
  • RQ3もつれ構造とパラメータ化された回路のレイヤー数は、LSSAにおける近似比にどのような影響を及えるか?
  • RQ4レベル2 LSSAは、5キュービットのゲートベースプロセッサのみを用いて大規模なQUBO問題に対して高品質な解を得られるか?
  • RQ5実世界のポートフォリオ最適化問題において、LSSAの性能はD-Wave Tabuのような古典的ソルバーと比較してどうなるか?

主な発見

  • LSSAは、レベル2近似において5キュービットのゲートベース量子コンピュータのみを用いて最大5120変数のQUBO問題を解くことが可能であり、$ N_p = N_{\text{gb}}2^{2N_{\text{gb}}} $ の総変数数を達成した。
  • ポートフォリオ最適化において、LSSAは5120変数でも高い近似比を維持しており、シミュレータ上でのD-Wave Tabuソルバーと同等の結果を示した。
  • レベル2近似では、わずか5キュービットのハードウェアでも優れた性能を発揮し、再帰的分解が直接的なゲートベースまたはアニーリングアプローチをはるかに超えて問題サイズをスケーリング可能であることを示した。
  • シミュレーションでは、パラメータ化された回路における線形もつれが完全もつれよりもわずかに優れた平均近似比を達成したが、両者ともに同等の性能を示した。
  • パラメータ化された回路のレイヤー数を増やすことで近似比はわずかに向上したが、線形もつれの場合はその影響がやや弱まった。
  • 本手法は、さまざまなサブシステムサイズやサブシステム数に対して頑健であり、シミュレータおよび実機の両方で性能が安定しており、近い将来の量子アプリケーションにおける実用的妥当性を示している。

より良い研究を、今すぐ始めましょう

論文の読解から最終レビューまで、研究時間を劇的に削減しましょう。

クレジットカード登録不要

このレビューはAIが作成し、人間の編集者が確認しました。