[論文レビュー] JPEG Image Compression using the Discrete Cosine Transform: An Overview, Applications, and Hardware Implementation

Ahmad Shawahna, Md. Enamul Haque+1 more|arXiv (Cornell University)|Nov 1, 2019

Advanced Data Compression Techniques参考文献 14被引用数 8

ひとこと要約

本論文は、VHDLを用いた2次元離散コサイン変換（DCT）を用いて、低遅延かつ高スループットを実現する高パフォーマンスで並列処理可能なハードウェア実装によるJPEG画像圧縮を提示している。設計は最大85％の圧縮比を達成し、人間の視覚にほとんど影響を与えない歪みで実現されており、効率的なハードウェアリソース利用と高速処理（DCTに3.94 ns）を示している。

ABSTRACT

Digital images are becoming large in size containing more information day by day to represent the as is state of the original one due to the availability of high resolution digital cameras, smartphones, and medical tests images. Therefore, we need to come up with some technique to convert these images into smaller size without loosing much information from the actual. There are both lossy and lossless image compression format available and JPEG is one of the popular lossy compression among them. In this paper, we present the architecture and implementation of JPEG compression using VHDL (VHSIC Hardware Description Language) and compare the performance with some contemporary implementation. JPEG compression takes place in five steps with color space conversion, down sampling, discrete cosine transformation (DCT), quantization, and entropy encoding. The five steps cover for the compression purpose only. Additionally, we implement the reverse order in VHDL to get the original image back. We use optimized matrix multiplication and quantization for DCT to achieve better performance. Our experimental results show that significant amount of compression ratio has been achieved with very little change in the images, which is barely noticeable to human eye.

研究の動機と目的

• VHDLを用いた高スループットで低遅延なハードウェアアーキテクチャを設計すること。
• 2次元DCTの実装のために、行と列に対して並列1次元DCT処理を実施することでDCT計算を最適化すること。
• 高いスループットと低い面積コストを維持しながら、効率的なハードウェアリソース利用を実現すること。
• 異なる量子化行列を用いた性能評価を行い、既存の実装と比較すること。
• 医療および交通画像システムなどの高データレート応用における実用的導入を可能にすること。

提案手法

• 8×8画像ブロックの行と列に対して逐次的に1次元DCTを適用する並列構造を用いて2次元DCTを実装した。
• 64個の並列行・列乗算器と32ビットIEEE 754準拠の浮動小数点表現を用いた最適化された行列乗算技術を採用した。
• 人間の視覚的感度に基づく周波数成分の重要度に応じて、高周波数成分を破棄するためのカスタム8×8量子化行列（Q75）を適用した。
• 圧縮および復元処理のエントロピー符号化にランレングス符号化とジグザグ走査を用いた。
• 元の画素値を回復するために、スケーリングと丸め込みを伴う行列乗算による逆DCTを実行した後、128を加算した。
• Synopsys Design Compilerを用いて合成し、高クロック周波数と低遅延を特徴とするFPGAに類似したハードウェアをターゲットにした。

実験結果

リサーチクエスチョン

• RQ1 並列で最適化されたハードウェアDCTアーキテクチャをどのように設計すれば、JPEG圧縮の速度とスループットを向上させることができるか？
• RQ2 ハードウェア実装されたJPEGシステムにおいて、異なる量子化行列が圧縮比と画像品質に与える影響は何か？
• RQ3 最適化された行列乗算とIEEE 754フォーマットを用いることで、DCT計算におけるリソース使用量と遅延をどの程度削減できるか？
• RQ4 既存の実装と比較して、提案されたハードウェア実装は面積、遅延、スループットの観点でどの程度優れているか？
• RQ5 リアルタイム応用において、最小限の視覚的歪みで高い圧縮比を達成できるか？

主な発見

• 提案されたDCTハードウェア実装は、3.94 nsの処理時間を達成し、リアルタイムシステムに適した高速動作を示した。
• 砂漠の画像では最大84.98％の圧縮比を達成し、元の846 KBから127 KBに圧縮された。
• コアラの画像では79.51％の削減（781 KBから160 KB）を達成し、多様な画像コンテンツにおいて一貫した性能を示した。
• 灯台の画像では82.17％の圧縮比を達成し、さまざまなテクスチャーや周波数に対して高い耐性を示した。
• ペンギンとチューリップの画像ではそれぞれ84.70％および84.54％の圧縮比を達成し、画像の特徴が異なる状況下でも安定した性能を示した。
• 19,064,344.4 µm²の面積を用いて、組み込みおよび再構成可能なプラットフォームに最適な速度と面積効率のバランスを実現した。