[論文レビュー] LeFlow: Enabling Flexible FPGA High-Level Synthesis of Tensorflow Deep Neural Networks

Daniel Holanda Noronha, Bahar Salehpour+1 more|arXiv (Cornell University)|Jul 14, 2018

Parallel Computing and Optimization Techniques参考文献 7被引用数 28

ひとこと要約

LeFlow は、Google の XLA コンパイラを活用して TensorFlow ベースの深層ニューラルネットワークの柔軟で自動化された高水準合成を可能にし、LLVM コードを生成した後、HLS ツールを用いてハードウェアに合成する。このアプローチにより、人的作業が削減され、最小限の Python コードで多様な DNN アーキテクチャをサポートし、高いパフォーマンスとリソース効率を達成する。

ABSTRACT

Recent work has shown that Field-Programmable Gate Arrays (FPGAs) play an important role in the acceleration of Machine Learning applications. Initial specification of machine learning applications are often done using a high-level Python-oriented framework such as Tensorflow, followed by a manual translation to either C or RTL for synthesis using vendor tools. This manual translation step is time-consuming and requires expertise that limit the applicability of FPGAs in this important domain. In this paper, we present an open-source tool-flow that maps numerical computation models written in Tensorflow to synthesizable hardware. Unlike other tools, which are often constrained by a small number of inflexible templates, our flow uses Google's XLA compiler which emits LLVM code directly from a Tensorflow specification. This LLVM code can then be used with a high-level synthesis tool to automatically generate hardware. We show that our flow allows users to generate Deep Neural Networks with very few lines of Python code.

研究の動機と目的

• TensorFlow モデルを FPGA 用にハードウェアに変換する作業が手作業で煩雑であることに対処すること。
• 既存の FPGA HLS フローで見られる、硬直的でハードコードされたテンプレートに依存しないこと。
• 高水準の TensorFlow モデルから合成可能なハードウェアを自動生成すること。
• 最小限のユーザー介入で多様な DNN アーキテクチャをサポートすること。
• 機械学習ワークロードの FPGA デプロイパイプラインを簡素化すること。

提案手法

• Google の XLA コンパイラを用いて、TensorFlow の計算グラフを LLVM IR に低レベル化する。
• LLVM IR を高水準合成 (HLS) ツールに適した形式に変換する。
• 標準の HLS ツールチェーン (例: Vivado HLS) を用いて、LLVM コードから RTL を生成する。
• HLS の最適化パスを通じて、自動パイプライン化とリソース共有を実現する。
• 元の TensorFlow モデルのデータフローと計算の意味論を保持する。
• Python で定義された DNN から合成された FPGA ビットストリームまでのエンドツーエンドのフローを実現する。

実験結果

リサーチクエスチョン

• RQ1 硬コードされたテンプレートなしで、柔軟で自動化されたフローが TensorFlow DNN を FPGA ハードウェアにマッピングできるか？
• RQ2 XLA-LLVM パイプラインは、高水準モデルからのポータブルで再利用可能なハードウェア生成をどのように可能にするか？
• RQ3 従来の FPGA 設計フローと比較して、このフローが人的作業をどの程度削減できるか？
• RQ4 手動で最適化された実装と比較して、生成されたハードウェアのパフォーマンスとリソース使用効率はどの程度か？
• RQ5 このフローは、最小限のコード変更で幅広い DNN アーキテクチャをサポートできるか？

主な発見

• LeFlow パイプラインは、最小限の TensorFlow Python コードから合成可能なハードウェアを自動生成可能である。
• このアプローチは、畳み込み層や全結合層を含む多様な DNN アーキテクチャをサポートし、アーキテクチャのハードコード化が不要である。
• XLA と LLVM IR の使用により、異なる FPGA プラットフォーム間でポータブルで拡張可能なコード生成が可能である。
• 手動での RTL 設計と比較して、開発時間と専門知識の要件が削減される。
• 標準の DNN ベンチマークで実証されたように、生成されたハードウェアは競争力のあるパフォーマンスとリソース効率を達成する。
• ツールチェーンはオープンソースであり、既存の TensorFlow および HLS エコシステムとシームレスに統合可能である。