[論文レビュー] Magneto-elastic universal logic gate: A non-volatile, error-resilient Boolean logic gate with ultra-low energy-delay product

Ayan K. Biswas, Jayasimha Atulasimha+1 more|arXiv (Cornell University)|Dec 24, 2014

Quantum and electron transport phenomena参考文献 21被引用数 9

ひとこと要約

本稿では、圧電誘起ひずみを用いて磁気トンネル接合（MTJ）をスイッチする非揮発性で電圧制御可能な磁気弾性ユニバーサル論理ゲートを提案する。エネルギー遅延積は約2.78 × 10⁻²⁶ J·sに達し、他の非揮発性磁気論理ゲートよりも2桁低く、CMOSゲートよりも1桁低い。さらに、優れた誤り耐性とブール論理要件との完全な適合性を示している。

ABSTRACT

A long-standing goal of computer technology is to process and store digital information with the same device in order to implement new architectures. One way to accomplish this is to use nanomagnetic `non-volatile' logic gates that can perform Boolean operations and then store the output data in the magnetization states of nanomagnets, thereby doubling as both logic and memory. Unfortunately, many proposed nanomagnetic gates do not possess the seven essential characteristics of a Boolean logic gate: concatenability, non-linearity, isolation between input and output, gain, universal logic implementation, scalability and error resilience. More importantly, their energy-delay products and error-rates vastly exceed that of conventional transistor-based logic gates, which is a drawback. Here, we propose a non-volatile voltage-controlled nanomagnetic logic gate that possesses all the necessary characteristics of a logic gate and whose energy-delay product is ~2 orders of magnitude less than that of other nano-magnetic (non-volatile) logic gates and ~1 order of magnitude less than that of (volatile) CMOS-based logic gates. The error-resilience is also superior to that of other known nanomagnetic gates.

研究の動機と目的

• 計算と記憶を1つのデバイスに統合する非揮発性論理ゲートの開発により、即時起動型計算とエネルギー損失の低減を実現すること。
• 既存のナノ磁気論理ゲートの限界、例えばスケーラビリティの低さ、入出力符号化の連結性の欠如、および高いエネルギー遅延積を克服すること。
• すべての7つのブール論理特性（連結性、非線形性、分離性、利得、ユニバーサル性、スケーラビリティ、誤り耐性）を満たすユニバーサル論理ゲートを達成すること。
• スピン偏光電流ではなく電圧制御ひずみを用いることで、磁化スイッチングに伴うエネルギー損失を最小限に抑えること。
• 既存のナノ磁気論理方式と比較して、動的ビット誤り耐性が優れていることを評価・実証すること。

提案手法

• ゲートは、コンデンサの充電に伴い機械的ひずみを発生させる圧電層を用い、そのひずみが磁気弾性結合を通じて近接する磁気トンネル接合（MTJ）の磁化を変調する。
• 入力信号は電圧として印加され、コンデンサ（C₂）の充電を制御し、圧電材料におけるひずみを誘発することで、MTJの抵抗状態をスイッチする。
• MTJの抵抗は電流経路を通じて読み取られ、出力状態はMTJの抵抗と負荷抵抗の並列接続によって決定される。
• バイアス電流（2.11 µA）を低電流密度（0.064 MA/cm²）で使用しており、バイアス電流による誤動作スイッチングが発生しないことを保証している。
• 異なる入力状態下での等価回路を用いて間接的エネルギー損失を分析し、入力が片方が高で片方が低の非対称状態で主に損失が発生することが判明した。
• エネルギー遅延積は、直接スイッチングエネルギー（電荷移動に起因）と間接的損失を合算して算出され、合計で2.78 × 10⁻²⁶ J·sと推定された。

実験結果

リサーチクエスチョン

• RQ1 ブール論理ゲートの7つの基本的特性（連結性、分離性など）をすべて満たす非揮発性論理ゲートを設計可能か？
• RQ2 スピン偏光電流ではなく電圧制御ひずみを用いる非揮発性磁気論理ゲートで、達成可能な最小エネルギー遅延積は何か？
• RQ3 熱雑音下で、電流駆動型ナノ磁気論理ゲートと比較して、ひずみ駆動型磁気弾性ゲートの動的ビット誤り率はどのように異なるか？
• RQ4 フィードバック回路や外部トランスデューサーを必要とせず、ユニバーサル論理機能と高い誤り耐性を両立できるか？
• RQ5 混合入力状態下のスタンバイ状態における、間接的エネルギー損失が総エネルギーコストに与える寄与度は何か？

主な発見

• 提案された磁気弾性論理ゲートは、エネルギー遅延積が2.78 × 10⁻²⁶ J·sに達し、他の非揮発性磁気論理ゲートよりも約2桁低く、CMOSベースの論理ゲートよりも1桁低い。
• 電圧制御ひずみスイッチングを採用しているため、熱雑音に対して電流誘起スイッチング機構よりも劣化しにくく、優れた誤り耐性を示している。
• 間接的エネルギー損失は非対称入力状態（片方が高で片方が低）に起因し、時間平均エネルギー損失に16.54 aJが寄与しており、時間平均エネルギー遅延積の合計は2.78 × 10⁻²⁶ J·sであった。
• スイッチング中に移動する電荷量はわずか0.127 fC（795個の基本電荷）にとどまり、電流誘起スイッチングと比較して20,000倍以上も小さい。これは根本的なエネルギー利点を示している。
• 入力と出力がそれぞれ電圧と抵抗状態で符号化されているため、外部トランスデューサーを必要とせず、論理段の直接接続（キャスケード接続）が可能であり、完全な連結性を有している。
• バイアス電流（2.11 µA）と電流密度（0.064 MA/cm²）は、誤動作スイッチングの閾値をはるかに下回っており、動作安定性と低リーク率を確保している。