[論文レビュー] Mitigation of Magnetic Flux Trapping in Superconducting Electronics Using Moats

R. Kapur, Sergey K. Tolpygo+8 more|arXiv (Cornell University)|Feb 20, 2026

Physics of Superconductivity and Magnetism被引用数 0

ひとこと要約

本論文は Nb 薄膜の moat 配列が磁束トラッピングを緩和する方法を評価し、渦の排出を最大化する幾何学と密度の領域を特定するとともに、材料欠陥による限界に留意する。

ABSTRACT

Magnetic flux (vortex) trapping remains a major obstacle to very large scale integration in superconducting electronics. Moats -- etched regions in circuit layers placed in ground planes and around critical circuitry -- offer a simple passive approach to sequester flux. Here, we systematically examine the effectiveness of moat arrays in superconducting niobium films as a function of geometry (size, shape, and density) and background magnetic field. By measuring the vortex expulsion field, we estimate the flux saturation number and flux trapping temperature for a range of geometries. We find that many moat designs effectively sequester flux in magnetically shielded environments (< 1 $μ$T), with high-aspect-ratio rectangular "slit" moats providing the strongest mitigation at minimal area cost. However, our measurements show that moats alone do not eliminate flux trapping in non-ideal films, as vortices can preferentially pin at material defects. These results provide design guidance for flux mitigation in superconducting integrated circuits and highlight the need for combined optimization of circuit geometries and materials.

研究の動機と目的

• スケーラブルな超伝導エレクトロニクス（SCE）における磁束トラッピングの緩和を動機づける。
• Nb 薄膜の moat 幾何（サイズ・形状・密度）を系統的に評価し、渦の排出場を最大化する。
• SCE のグラウンドプレーンと適合する moat 系の磁束封じ込め設計指針を提供する。

提案手法

• 5 mm × 5 mm のチップ上に正方形および長方形の moat 配列をパターン化した 200-nm Nb 薄膜を作製。
• 残留磁場 B_r 下で冷却し、画像渦分布をクライオジェニック NV-ダイヤモンド顕微鏡で観測して n_v(B_r) を抽出。
• 線形な n_v(B_r) 増加の onset から expulsion field B_exp^meas を定義し、 moat 幾何と関連付ける。
• moat のサイズ a、間隔 s、アスペクト比 (a/s, a/p) の関数として B_exp^meas を解析。
• 簡易スケーリングモデル B_exp ≈ ⟨N_Φ0⟩Φ0 n_moat および経験的モデル B_exp = γ Φ0 f(a_x,a_y,s_x,s_y)/(s_x^2+s_y^2) と結果を比較。
• SFQ5ee Nb 回路における moat 密度と間隔の実用指針を提案。

実験結果

リサーチクエスチョン

• RQ1 Nb 基板膜において渦の排出場を最大化する moat 幾何（サイズ、間隔、アスペクト比）は何か。
• RQ2 低バックグラウンド磁場下での moat 密度と幾何が磁束封じ込めに与える影響は。
• RQ3 非理想 Nb 薄膜における材料欠陥が moat の有効性をどの程度制限するか。
• RQ4 さまざまな moat 幾何に対して経験的スケーリングモデルは B_exp を正確に記述できるか。
• RQ5 実用的な SCE レイアウト設計で磁束トラッピングを抑制するための提案は何か。

主な発見

ax (μm)	ay (μm)	sx (μm)	sy (μm)	Moat Area (%)	B_exp^meas (μT)
3	3	7	14	5.3%	9.3(6)
3	3	12	14	3.5%	6.4(5)
4	3	14	16	3.5%	4.3(4)
4	4	6	14	8.9%	10.0(11)
4	4	12	14	5.6%	6.5(6)
4	4	14	16	4.4%	4.3(4)
5	5	5	14	13.2%	8.8(5)
9	0.3	1	14	1.8%	13(1)
19.5	0.3	1	14	1.9%	15.9(4)
36	1	4	13	6.4%	16.3(4)

• 密接に間隔を詰めた高周時の moat は、1つあたりの渦量を多く捕捉し、希薄で小さな moat よりも高い排出場を生む。
• 測定された排出場 B_exp^meas は moat の間隔に強く依存し、間隔が小さいと磁束の封じ込めが増加する。正方形配列では ⟨N_Φ0⟩ ≈ 4.7(a/s) + 0.2 のおおよそ直線関係を示す。
• 長方形・異方性間隔の moat は一部設計で B_exp^meas > 10 μT を達成できるが、全体の性能は幾何と面積コストに依存する。
• 渦は moat が十分でなくても材料欠陥に nucleate したり pin したりするため、非理想薄膜では磁束トラッピングを完全には排除しない。
• 経験的モデル B_exp ≈ (γ Φ0 f(a_x,a_y,s_x,s_y)) /(s_x^2+s_y^2) で f ≈ ((a_x a_y)/(s_x s_y))^1/4、γ ≈ 2.2 は多くの幾何でデータを説明するが、非常に大きな moat 間隔（s ≳ 40 μm）では例外。
• SFQ5ee Nb 回路では実用指針として n_moat ≥ B_r/Φ0、最大 moat 間隔 ≈ 14 μm、a_y-slit および高アスペクト比のスリットが比較的少ない面代で B_exp > 10 μT を達成可能。