[論文レビュー] Multi-qubit Lattice Surgery Scheduling

Allyson Silva, Xiangyi Zhang+8 more|arXiv (Cornell University)|Jan 1, 2024

Quantum Computing Algorithms and Architecture被引用数 1

ひとこと要約

この論文は、表面コードに基づくフォールトトレラント量子コンピューティングにおける多キュービットラティスサーチェィングのための効率的なスケジューリングアルゴリズムを提案している。早期利用可能優先方針を用い、ゲートをスティーナー木としてモデル化することで、フォレストパッキング問題を解く。この手法により、極めて非局所的な多キュービットゲートの並列実行を可能にし、回路の深さと実行時間を著しく短縮した。テストされたハミルトニアンシミュレーション回路では、回路長が最大90％まで短縮され、並列実行性を強く維持した。

ABSTRACT

Fault-tolerant quantum computation using two-dimensional topological quantum error correcting codes can benefit from multi-qubit long-range operations. By using simple commutation rules, a quantum circuit can be transpiled into a sequence of solely non-Clifford multi-qubit gates. Prior work on fault-tolerant compilation avoids optimal scheduling of such gates since they reduce the parallelizability of the circuit. We observe that the reduced parallelization potential is outweighed by the significant reduction in the number of gates. We therefore devise a method for scheduling multi-qubit lattice surgery using an earliest-available-first policy, solving the associated forest packing problem using a representation of the multi-qubit gates as Steiner trees. Our extensive testing on random and application-inspired circuits demonstrates the method's scalability and performance. We show that the transpilation significantly reduces the circuit length on the set of circuits tested, and that the resulting circuit of multi-qubit gates has a further reduction in the expected circuit execution time compared to serial execution.

研究の動機と目的

• 表面コードを用いたフォールトトレラント量子アーキテクチャにおけるラティスサーチェィングスケジューリング問題（LSSP）に対処すること。
• 非アーリアンドルゲートトランスパイルにおけるゲート数の削減と並列実行性の間の見かけのトレードオフを克服すること。
• スティーナー木表現を用いた、多キュービットラティスサーチェィング操作のスケーラブルでグリーディなヒューリスティックなスケジューリング法を開発すること。
• 多様な量子回路（ランダム回路およびハミルトニアンシミュレーション回路を含む）における本手法の性能を評価すること。
• 非局所ゲートによる並列実行性の低下が、顕著なゲート数削減によって上回られることを示すこと。

提案手法

• キュービットの接続性とリソース使用状況を表すために、多キュービットラティスサーチェィングゲートをスティーナー木としてモデル化する。
• キュービットの利用可能性と依存関係制約に基づいて、優先順位を決定するための「早期利用可能優先」スケジューリング方針を適用する。
• LSSPをフォレストパッキング問題に還元し、重複しないスティーナー木が並列実行可能な操作を表すようにする。
• ゲートのマージによる回路長の短縮を可能にするために、クリフォードゲートのシンプレクティック表現を用いる。
• NP困難な端点スティーナー木問題を解くために、グリーディヒューリスティックを用いる。
• シンプレクティックテーブル更新を用いた線形時間トランスパイルアルゴリズムを統合し、クリフォードゲートを回路から commute する。

実験結果

リサーチクエスチョン

• RQ1 高い非局所性を示す多キュービットラティスサーチェィング操作は、その非局所性を考慮しても効率的にスケジューリング可能か？
• RQ2 実用的な量子回路において、トランスパイルによるゲート数の削減が、並列実行性の低下を上回るか？
• RQ3 スティーナー木表現は、多キュービットラティスサーチェィング操作のモデル化とスケジューリングに有効か？
• RQ4 本手法のスケーラビリティとパフォーマンスは、多様な量子回路タイプにわたってどの程度高いか？
• RQ5 シリアル実行と比較して、本手法は期待される回路実行時間をどの程度短縮できるか？

主な発見

• テストされたハミルトニアンシミュレーション回路では、トランスパイル処理により回路長が最大90％まで短縮された。特にLiHでは、617万から50万の操作にまで短縮された。
• 多キュービットゲートの結果として得られた回路は、非局所ゲートの効果的な並列化のおかげで、シリアル実行と比較してさらに実行時間の短縮が達成された。
• 本手法は、49キュービットおよび1,100万以上の初期操作を含む回路（例：Heisenberg40とRSC7）に対してもスケーラブルであることが示された。
• 極めて非局所的なゲートに対しても、並列実行の可能性が顕著に維持されており、すべてのテスト回路において依存関係グラフの幅が平均3.1未満で推移した。
• スティーナー木を用いたフォレストパッキング定式化により、リソースの重複を最小限に抑え、回路の深さと実行効率が向上した。
• 本手法は、ゲート数の削減と並列実行性のバランスを取ることに成功し、従来手法を上回った。実際には、並列実行性の低下が実用上制限要因とはならないことが示された。