[論文レビュー] New Lace and Arsenic: adventures in weak memory with a program logic

Richard Bornat, Jade Alglave+1 more|Middlesex University Research Repository (Middlesex University Of London)|Dec 4, 2015

Logic, programming, and type systems参考文献 55被引用数 3

ひとこと要約

この論文では、スレッド内ではホアール論理に基づき、スレッド間ではリライアビリティ/ガランティー推論を用いた弱メモリ同期のためのプログラム論理であるNew Laceを提示する。伝達とグローバル整合性の管理に、新たなモダリティB、sofar、ouatを導入することで、弱メモリのランダムテストおよびトークンリングプロトコルの形式的検証が可能になったが、現在はヒープ、配列、CASなどの同期命令は対象外である。

ABSTRACT

We describe a program logic for weak memory (also known as relaxed memory). The logic is based on Hoare logic within a thread, and rely/guarantee between threads. It is presented via examples, giving proofs of many weak-memory litmus tests. It extends to coherence but not yet to synchronised assignment (compare-and-swap, load-logical/store-conditional). It deals with conditionals and loops but not yet arrays or heap. The logic uses a version of Hoare logic within threads, and a version of rely/guarantee between threads, with five stability rules to handle various kinds of parallelism (external, internal, propagation-free and two kinds of in-flight parallelism). There are $\mathbb{B}$ and $\mathbb{U}$ modalities to regulate propagation, and temporal modalities $\mathsf{since}$, $\mathbb{S}\mathsf{ofar}$ and $\mathbb{O}\mathsf{uat}$ to deal with global coherence (SC per location). The logic is presented by example. Proofs and unproofs of about thirty weak-memory examples, including many litmus tests in various guises, are dealt with in detail. There is a proof of a version of the token ring. In version 2: The correspondence with Herding Cats has been clarified. The stability rules have been simplified: in particular the sat and x= x tests have been eliminated from external stability checks. The embedding is simplified and has a more transparent relation to the mechanisms of the logic. Definitions of U, Sofar and Ouat have been considerably altered. The description of modalities and the treatment of termination has been reworked. Many proofs are reconstructed. A comprehensive summary of the logic is an appendix.

研究の動機と目的

• 弱メモリモデルにおける並列プログラムについて推論できる形式的プログラム論理の開発を目的とする。
• 特に伝達とグローバル整合性に起因する、緩和されたメモリセマンティクス下での並列プログラムの検証の課題に対処することを目的とする。
• 完全なハードウェア固有のモデル化を必要とせずに、ホアール論理およびリライアビリティ/ガランティー推論を弱メモリ動作に拡張することを目的とする。
• 最小限でありながら表現力のある形式的枠組みを提供し、弱メモリ下でのトークンリングのような並列アルゴリズムの検証の基盤を構築することを目的とする。

提案手法

• 論理は、外部、内部、インライン並列性を含むさまざまな並列性の形をモデル化するための5つの安定性規則を備えたスレッドローカルなホアール論理フレームワークを用いる。
• 干渉効果を捉えるためにBモダリティを導入し、伝達およびグローバル整合性に関する推論のためにsofarおよびouatモダリティを導入する。
• 記憶順序およびスレッド間での可視性に関する条件を表すために、since、sofar、ouatなどの時系列的モダリティを用いる。
• 干渉の効果関係および保証の包含関係を定義し、論理的制約を通じてスレッド間相互作用が整合的にモデル化されることを保証する。
• 制約に基づく埋め込みを用いてメモリ状態と遷移を表現し、合成書き込みと変数代入を明示的に処理する。
• 証明は、ランダムテストおよびトークンリングを含む一連の例を通じて構築され、論理の実用的適用性が示されている。

実験結果

リサーチクエスチョン

• RQ1 弱メモリ同期について推論できるプログラム論理を設計するには、どのようにして組み込み性とモジュラリティを維持できるか？
• RQ2 弱メモリモデルにおける伝達とグローバル整合性を捉えるために、どのようなモダリティが必要か？
• RQ3 ホアールスタイルの論理を、緩和されたメモリセマンティクス下での干渉およびリライアビリティ/ガランティー推論を扱えるように拡張できるか？
• RQ4 この論理を、弱メモリ下での標準的な並列アルゴリズム（例：トークンリング）の検証にどのように適用できるか？
• RQ5 現在の論理が、アトミック操作、ヒープ、コンパイラ最適化といった実世界の特徴を処理する上で、どのような制限を抱えているか？

主な発見

• 論理は、さまざまな弱メモリランダムテストおよびトークンリングアルゴリズムの検証に成功し、一般的な並列パターンへの実用的適用性が示された。
• sofarおよびouatモダリティの導入により、明示的なメモリバリアを必要とせずに、グローバル整合性および伝達に関する推論が可能になった。
• 安定性規則は、インライン並列性や伝達なしのケースを含む、さまざまな種類の並列性を効果的にモデル化でき、論理の表現力が向上した。
• 論理は合成書き込みを原子的単位として扱い、スレッド間でのメモリ更新の一貫性を保証している。
• 表現力の高さにもかかわらず、論理は現在、RDWランダムテストの検証やCAS、lwarx/stwcx、ldrex/strexなどの同期命令の処理ができない。
• フレームワークはまだ正当性の証明がなされておらず、ヒープ、配列、ライブラリ抽象化のサポートも欠如していることから、これらの分野での今後の作業が求められている。