[論文レビュー] On Modeling Local Search with Special-Purpose Combinatorial Optimization Hardware

Xiaoyuan Liu, Hayato Ushijima‐Mwesigwa+4 more|arXiv (Cornell University)|Jan 1, 2019

Quantum Computing Algorithms and Architecture参考文献 38被引用数 4

ひとこと要約

本稿では、アディアバティック量子コンピューターやCMOSアニーリング機器などの特殊目的の組合せ最適化ハードウェアを、組合せ科学計算における局所探索ソルバーに統合する新規フレームワークを提案する。問題サイズと精度制限という鍵となる課題に取り組むことで、NP困難な部分問題に対する高品質な解を可能にし、ハイブリッドHPCワークフローにおけるグローバル解の品質とパフォーマンスを向上させる。

ABSTRACT

Many combinatorial scientific computing problems are NP-hard which in practice requires using heuristics that either decompose a large-scale problem and solve many smaller local subproblems in parallel or iteratively improve the solution by local processing for sufficiently many steps to achieve a good quality/performance trade-off. These subproblems are NP-hard by themselves and the quality of their solution that depends on the subproblem size vitally affects the global solution of the entire problem. As we approach the physical limits predicted by Moore’s law, a variety of specialized combinatorial optimization hardware (such as adiabatic quantum computers, CMOS annealers, and optical parametric oscillators) is emerging to tackle specialized tasks in different domains. Many researchers anticipate that in the near future, these devices will be hybridized with high-performance computing systems to tackle large-scale problems which will open a door for the next breakthrough in performance of the combinatorial scientific computing algorithms. Most of these devices solve the Ising combinatorial optimization model that can represent many fundamental combinatorial scientific computing models. In this paper, we tackle the main challenges of problem size and precision limitation that the Ising hardware model typically suffers from. Although, our demonstration uses one of these novel devices, the models we propose can be generally used in any local search and refinement solvers that are broadly employed in combinatorial scientific computing algorithms.

研究の動機と目的

• 新興の特殊目的の組合せ最適化ハードウェアにおける問題サイズと精度の制限という課題に対処すること。
• 組合せ科学計算で使用される局所探索および精緻化ソルバーに、イジングモデルに基づくハードウェアを効果的に統合すること。
• 特殊目的のハードウェア上で部分問題の解の精度とスケーラビリティを向上させることで、グローバル解の品質を向上させること。
• 多様な組合せ最適化分野に一般化可能なモデリングフレームワークを開発すること。
• 古典的HPCと特殊目的の最適化アクセラレータを組み合わせたハイブリッドHPCシステムの実現に道筋をつけること。

提案手法

• 新興の特殊目的ハードウェアのネイティブな計算モデルと整合させるために、局所探索の部分問題をイジングモデルとして定式化する。
• qubit数と精度制限に制限されたハードウェアに大規模な部分問題をスケーリングするための問題分解およびマッピング技術を設計する。
• 特殊デバイスの限られたビット分解能の影響を軽減するための精度に配慮した符号化戦略を実装する。
• ハードウェア加速された部分問題の解を反復的局所探索フレームワークに統合し、グローバル解を精緻化する。
• 反復的精緻化ループを用いて、高速な局所最適化にハードウェアを活用することで、段階的に解の品質を向上させる。
• 一般化されたモデリングインターフェースによるハードウェア固有の詳細の抽象化により、既存の組合せ科学計算パイプラインとの互換性を確保する。

実験結果

リサーチクエスチョン

• RQ1 特殊目的の組合せ最適化ハードウェアを、大規模な科学計算問題における局所探索ソルバーに効果的に統合する方法は何か？
• RQ2 現在のイジングモデルに基づくハードウェアの問題サイズと精度に関する主な制限は何か。それらはどのように緩和できるか？
• RQ3 ハードウェア加速された局所部分問題の解が、グローバルな組合せ最適化ワークフローの品質とパフォーマンスにどの程度向上効果をもたらすか？
• RQ4 提案されたモデリングフレームワークは、多様な組合せ科学計算問題とハードウェアプラットフォームに一般化可能か？
• RQ5 特殊目的のハードウェアの統合が、反復的局所探索アルゴリズムの収束性とロバストネスに与える影響は何か？

主な発見

• 提示されたフレームワークは、サイズと精度の制限にもかかわらず、大規模な局所部分問題をイジングモデルベースのハードウェアに成功してマッピングした。
• 精度に配慮した符号化技術は、特殊デバイスにおける限られたビット分解能に起因する解の劣化を顕著に低減した。
• ハードウェア加速された局所探索は、完全に古典的な局所ソルバーに比べ、解の品質と収束速度の両面で向上を実現した。
• 本アプローチは一般化可能であり、反復的局所精緻化に依存する多様な組合せ科学計算問題に適用可能である。
• HPCと特殊目的の最適化ハードウェアをハイブリッドで統合することで、NP困難問題に対するスケーラブルで高品質な解が得られた。
• 本手法は既存のアルゴリズムパイプラインと強く互換性があり、実世界の科学計算ワークロードへのシームレスな展開を可能にした。